基于双TMS320C6678 DSP的3U VPX的信号处理平台 一、板卡概述 板卡由我公司自主研发，基于3U VPX架构，处理板包含两片TI DSP TMS320C6678芯片；一片Xilinx公司的Spartan XC3S200AN 配置芯片；一片 IDT 公司的 RapidIO Switch； ...
分类：
其他好文 时间：
2018-07-27 16:16:14
阅读次数：
195
上篇该系列博文中讲述W5500接收到上位机传输的数据，此后需要将数据缓存起来。当数据量较大或者其他数据带宽较高的情况下，片上缓存（OCM）已无法满足需求，这时需要将大量数据保存在外挂的DDR SDRAM中。 最简单的方式是使用Xilinx的读写地址库函数Xil_In32()和Xil_Out32()， ...
分类：
编程语言 时间：
2018-07-26 18:33:57
阅读次数：
340
HLS工具 以个人的理解，xilinx将HLS（高层次综合）定位于更方便的将复杂算法转化为硬件语言，通过添加某些配置条件HLS工具可以把可并行化的C/C++的代码转化为vhdl或verilog,相比于纯人工使用vhdl实现图像算法，该工具综合出的代码的硬件资源占用可能较多，但并没有相差太大（见论文： ...
分类：
其他好文 时间：
2018-07-18 19:05:44
阅读次数：
862
CTLE是什么？上篇文章也提到了，直白的翻译为连续时间线性均衡。它是在接收端芯片上的一种技术。之前也提到了，CTLE的作用可以在传输损耗较大的链路，有效的改善接收端眼图的性能。 对于有过高速串行信号仿真经验的同行来说，最经常看到它的地方是IBIS-AMI的模型，以XILINX的V7芯片的ibis-a ...
分类：
其他好文 时间：
2018-07-10 17:44:49
阅读次数：
183
新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next 输入工程名称和路径。 选择RTL Project，勾选Do not specify......（这样可以跳过添加源文件的步骤，源 ...
分类：
其他好文 时间：
2018-07-03 23:43:13
阅读次数：
236
zynq架构之别人整理http://xilinx.eetrend.com/blog/4415 在验证算法时，首先第一步就是如何载入图片进行验证，这里的图像包括图像，视频数据流，外部摄像头的调用~ HLS中两种基础的加载方法： 1）通过 cvLoadImage 函数加载图片 格式： IplImage* ...
分类：
其他好文 时间：
2018-06-30 23:00:55
阅读次数：
223
记录背景：最近在用Vivado评估国外一个公司所提供的ISE所建的工程时，由于我并没有安装ISE工程，因此将其提供的所有v文件导入到Vivado中，对其进行编译。添加完之后成功建立顶层文件，但奇怪的是，除了顶层文件的v文件可以正常打开编辑外，其它sub层的v文件都无法正常打开编辑，双击打开后显示的是 ...
分类：
其他好文 时间：
2018-06-23 19:15:55
阅读次数：
509
Xilinx SDSoc 加载opencv库需要下载两个文件 xfopencv 和 Revision Platform A. xfopencv下载好了以后放在 ~/.Xilinx/SDx/2017.4 目录(2017.4请修改为你的实际版本号) B. Revision Platform下载后解压到/ ...
分类：
其他好文 时间：
2018-06-15 13:02:55
阅读次数：
2275
在简单双端口ram中最简单有9个端口：分别是 clka 为输入端口的时钟 wea 读写控制端，高为写，低为读 addra 写地址 dina 待写入的数据 clkb 为输出端口的时钟的 addrb 读地址 doutb 读出的数据 在ip核中还可以加入ena/enb端口，这两个端口的作用是控制相应写入和 ...
分类：
其他好文 时间：
2018-06-04 16:59:40
阅读次数：
1836
关于各种BUF源语的研究 资料来源： 单端信号需要用到的BUF 关于这些源语的约束： 增大驱动电流 关于管脚的上拉与下拉约束： ODDR的两种操作模式 关于ODDR输出时钟的应用 为什么ODDR需要这样配置 xilinx推荐 D1 High D2 Low ...
分类：
其他好文 时间：
2018-06-04 14:11:59
阅读次数：
140
