1、notepad++与vivado关联 打开vivado软件，选择菜单栏“Tools——>Options…”，在弹出的对话框中，选择General选项卡，如图1所示。 图1 选择General选项卡 拉动右边的滚动条到Text Editor栏目，选择“Custom Editor…”，如图2中的1所 ...
分类：
其他好文 时间：
2019-01-29 23:08:40
阅读次数：
265
前言 我Win10系统上的Xilinx Platform Studio打不开，无奈之下换用Vivado。这篇粗略地介绍Vivado创建FPGA工程的流程 新建工程 打开vivado，点New Project然后Create a New Vivado Project点next再填写工程名、工程路径点n ...
分类：
其他好文 时间：
2019-01-29 10:59:45
阅读次数：
271
实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点 ...
分类：
其他好文 时间：
2019-01-28 00:52:31
阅读次数：
184
。 https://blog.csdn.net/u011435907/article/details/78233375在给别人用自己的工程时可以封装IP，Vivado用封装IP的工具，可以得到像xilinx的ip一样的可以配置参数的IP核，但是用其他工程调用后发现还是能看到源文件，如何将工程源文件加 ...
分类：
其他好文 时间：
2019-01-24 19:01:53
阅读次数：
353
Xilinx 平台：ISE 14.7/Vivado 2014.4+； Lattice 平台：Diamond软件自动识别，免驱动； Altera 平台：安装相关插件，支持； 串 口：波特率最高达921600； JTAG 时 钟：~30MHz； 参 考 电 压：1.8V≤Vref≤5.0V； ...
分类：
其他好文 时间：
2019-01-14 00:22:42
阅读次数：
497
学习资料下载地址：http://www.edawiki.com 开篇体会; Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA的并行执行，着力于解决大数据处理、人工智能等复杂高性能算法处理。 新的设计工具的推出，vivado HLS，更加注重嵌入式系统 ...
分类：
其他好文 时间：
2019-01-10 19:32:48
阅读次数：
204
reference: https://www.cnblogs.com/mouou/p/5851736.html 1、新建一个测试工程 工程化的设计方法是离不开工程的，第一步往往都是新建工程，后面我会学习去工程化的开发方法，可能会更加高效。 2、利用向导完成IP封装 2.1、启动IP向导 方法为：To ...
分类：
其他好文 时间：
2019-01-03 14:57:10
阅读次数：
203
1）把想要观测的信号线加入在线逻辑分析仪中。 （2）上板测试，trigger到想要的实时数据，用一句TCL语句保存为ila格式的文件，那句话是write_hw_ila_data data1 [upload_hw_ila_data hw_ila_1] 。其中data1为用户自己取的文件名，要带上路径， ...
分类：
其他好文 时间：
2018-11-12 20:56:18
阅读次数：
284
如何使用chipscope 参考： https://www.cnblogs.com/liujinggang/p/9813863.html Xilinx FPGA开发实用教程 徐文波 田耘 1.ChipScope Pro工作原理 ChipScope Pro是一款在线调试软件，可以观察FPGA内部的任何 ...
分类：
其他好文 时间：
2018-11-08 22:03:15
阅读次数：
470
