最近想学下ASP.NET，于是在网店上看到一本书叫做ASP.NET高级程序设计，老婆在旁边问了句：“这个不是DSP（数字信号处理，大学读的电子，所以这个比较熟），是ASP啊，什么是ASP啊？”。我想了几半天，都没想出这个缩写是啥意思，对于搞了一年的.net的孩子，居然连这都不知道，上班了真心没在下面...
分类：
Web程序 时间：
2014-06-06 13:22:46
阅读次数：
221
BWM(带宽管理，corePac中的模块，每个corePac有一个BWM)的目的是避免一个请求对一个资源的长期存取而造成的阻塞，BWM确保所有请求者都能获取一定大的带宽资源。
BWM是全局定义（对于整个corePac来说），局部实现（在每一个corePac中实现）。
初始化带宽管理既是设置一系列寄存器（arbitration registers），配置时需要在每个CPU上对同一寄存器设置（即每...
分类：
其他好文 时间：
2014-06-05 10:58:51
阅读次数：
209
Table 4-1列出来了master与slave的连接。
? Y — 表示master与slave之间有连接（是指通过总线连接master与slave，这里的master与slave没有
跨越不同速率的总线）；
? - — 表示master与slave之间没有连接，即不存在该master对slave的访问；
? n — 表示master与slave之间通过B...
分类：
其他好文 时间：
2014-06-05 02:07:41
阅读次数：
466
There is no systematic design for shared resource access priority in platform side, and there is no interface provided by
platform that can be used by application to do bandwidth management optimizat...
分类：
其他好文 时间：
2014-06-03 04:54:35
阅读次数：
262
仲裁寄存器default值：
The default values of CPUARB, IDMAARB, SDMAARB, and UCARB are sufficient for most applications. These registers define priorities that are internal to the C66x CorePac. The MDMAARBU...
分类：
其他好文 时间：
2014-06-03 03:53:28
阅读次数：
239
The master DMA arbitration control register (MDMAARBU) controls the priority levels of MDMA requests going out of CorePac. It controls the priority levels used by the L2 memory
controller when sendi...
分类：
其他好文 时间：
2014-06-03 02:39:09
阅读次数：
311
DVR_RDK编译报错
abnormal termination of /opt/dm8168/dvr_rdk/../ti_tools/cgt_dsp/cgt6x_7_3_5//bin/cmp6x
make[2]: *** [/opt/dm8168/dvr_rdk/../dvr_rdk/build/dvr_rdk/obj/ti816x-evm/c6xdsp/debug/MAIN_APP_c6xdsp_pe674.oe674] Error 1
make[1]: *** [apps] Error 2
m...
分类：
其他好文 时间：
2014-06-01 09:37:14
阅读次数：
204
下图为仲裁寄存器，重要的是理解SDMAARB寄存器，在该寄存器中只需要设计MAXWAIT值，PRI（优先级）设置要在外设（如FFTC,AIF2等）提供的仲裁寄存器中设置，因为是外设在访问slave，所以他们最清楚应该设置多大的优先级。如下述代码（在每个CPU上都要设置类似的代码，这样才能对每个corePac中的资源起作用，即当FFTC,AIF2等外设访问各个corePac中的资源的时候，会采用相应...
分类：
其他好文 时间：
2014-06-01 04:15:41
阅读次数：
308
下图为TI C6xx DSP Nyquist总线拓扑图，总线连接了master与slave，提供了高速的数据传输。有很多种速率不同的总线，如图中的红色方框，最高速总线为CPU/2 TeraNet SCR（即VBUSM SCR），带宽为256bit，其他低速总线为CPU/3，CPU/6，带宽参考图中所示。总线之间用Bridge（桥）连接，作用包括转换总线的速率，使之与所流向总线的速率相同等。
在具...
分类：
其他好文 时间：
2014-05-25 22:42:54
阅读次数：
402
TI C66x DSP有两种总线，数据总线与配置总线。一些外设有数据与配置总线，然而其他的仅有一种总线接口。总线接口宽度与速度各个外设不一样。配置总线主要用于访问外设的寄存器空间，数据总线主要用于数据的传输。
CPU，EDMA TC,外设等分为两类：master与slave。masters用于发起read与write操作，不依赖于EDMA传输；slaves依赖于master发起的read与wri...
分类：
其他好文 时间：
2014-05-25 10:11:50
阅读次数：
294
