cache是系统中的一块快速SRAM，价格高，但是访问速度快，可以减少CPU到main memory的latency。
cache中的术语有：
1) Cache hits，表示可以在cache中，查找到相应地址的entry。
2) Cache Miss，表示在cache中，找不到相应地址的entry。
3) Snoop，cache不断监视transaction的地址线，来不间断的检查地址地址是否在cache中。
4) Snarf，从main memory中读出数据，同时更新cache中的旧值，称为Snarf。
5) Dirty Data，cache中的数据，是最新的，但是main memory中的数据还未更新，称cache中的数据为dirty。
6) Stale Data，main memory中的数据更新，但是有一个cache中的数据没更新，称该cache中的数据为stale。
Cache中的数据，已经更新，但是main memory中的数据没有更新，该main memory中的数据为stale
cache的架构，分为read architecture，和write policy。
1) read分为，Look Aside和Look Through，
Look Aside，main memory和cache都在同一时间，看到同一bus上的trans。
优点：减少了cache miss下的 memory访问时间，
缺点：在一个core访问main memory时，另一个core不能访问cache。
Look Through，
不管是哪一种的read architecture，cache miss之后，从main memory中得到的value都会被Snarf到cache中。
2) write policy，
write-back时，cache就像一个buffer，在evict一个新的cache entry时，才会将cache写会main memory。
write-Through时，读写性能要低一些，但是main memory中都是最新的value。
3) cache miss之后，是否allocate新的entry：
read-allocated；
write-allocated；
cache block会被分为三个functional blocks，SRAM，TAG RAM，Cache Controller。
1) cache controller也会根据memory request是否是cacheable的来进行cache的寻址操作。
2) tag cache，主要存储VA，PA的地址索引。
Cache的organization：
1) Cache Page，main memory中被等大小的分为的piece，称为cache pages。
cache page的大小，不但与总的cache size有关，与cache的organization也有关。
2) Cache line，cache page中更小的单元，cache缓存的最小单位。
cache的组织结构有三种，
1) 分为full-Associative，全相联映射。没有cache page的概念，每个cache line直接对应到随机的某个memory line中。
缺点是，TAG ram会比较大，索引会比较慢，一般应用在cache较小的地方，如只有4k的cache。
2) Direct-Map，直接映射，也称为1-way associative，main memory分为多个cache page，中的第n line，必须放在cache page的第n行。
复杂度不高，但是，性能很差，常常需要evict其他的cache line，不够灵活。
3) N-way Set-Associative，组映射，比如2-way，4-way等，还有一个Set的概念，表示main memory被分配到那几个组中。
每个组分为N份，N称为cache way。每个cache way内部的映射，就与direct mapping相同，
set到main memory的映射，随意，与full-associative相同。
所以一块main memory，首先随意映射一块地址到set中，然后每个set在平分为几个way，直接查找几个way即可。
way中的line 映射，是一一对应的，不能够随意破坏行的顺序。
1set 2 way的映射图：
在使用N-Ways Set-Associative时，这是一种阵列的表现方式：
一个组里有N行，其实是N个way，但是Way中的每一行与main memory分的cache page中的行数是一样的。
cache首先被分为多个Set，S等于1时，也就是1个Set，这时，等同于Full-Associative。
N等于1时，也就是说1个Way，这时，等同于Direct Mapped。
cache的大小等于cache_line_size * way_num * set_num
cache line的结构：
1) data段存放cache line中的数据，大小通常为32byte或64byte，一个bus的wrap操作。
2) status段，存放cache的状态，可以是MOESI等。
3) Tag段，存放部分物理地址信息，和虚拟地址信息，(VA的Cache索引可以与VA的地址转换同时进行)
