标签：一个 csma/cd sylixos iat 研究 情况 概念 网络协议 tran
嗯，实验室的嵌入式项目需要写设备驱动，我分到了网络驱动的活，写一个适配SylixOS的（这里夸一句，这个真是国内相当不错的嵌入式实时操作系统了）MPC8377的网卡驱动，说实话原来从来没接触过写驱动的事情，更别说复杂的网卡驱动了。所以准备先看看人家写的东西，明确一下概念。讲道理来说现在真的连网卡是啥都不知道。
第一天看了看SylixOS的arm2440的dm9000的网卡驱动，内核的网络协议栈用的是lwip。大概看了看整个驱动的框架……有了个大概的印象，然后又请教了sylixOS的工程师很多问题。
由于在嵌入式系统方面的积累实在太少，所以我对很多嵌入式的概念其实真的不清楚………………比如我以为写网卡驱动就是真的写一个“网卡”的驱动，结果网卡的构成是什么样的都不知道……
本文转载自本文，也结合了其他的网络上博客内容。
以太网（Ethernet）是一种计算机局域网组网技术，基于IEEE制定的IEEE 802.3标准，它规定了包括物理层的连线、电信号和介质访问层协议的内容。以太网是当前应用最普遍的局域网技术。它很大程度上取代了其他局域网标准，如令牌环、FDDI和ARCNET。历经100M以太网在上世纪末的飞速发展后，目前千兆以太网甚至10G以太网正在国际组织和领导企业的推动下不断拓展应用范围。基于以太网的应用一定时期内是研究开发热点。
Ethernet的接口实质是MAC通过MII总线控制PHY的过程。
下图是网口结构简图.网口由CPU、MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中.
对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列几种类型:
1.CPU集成MAC与PHY;
2.CPU集成MAC,PHY采用独立芯片;
3.CPU不集成MAC与PHY,MAC与PHY采用集成芯片;
MPC8377就正好属于第二种，手上这块板子是eTSEC集成+8e1111 PHY芯片。
下图是采用方案二的网口结构图.虚框表示CPU,MAC集成在CPU中.PHY芯片通过MII接口与CPU上的Mac连接.
在软件上对网口的操作通常分为下面几步:
1.为数据收发分配内存;
2.初始化MAC寄存器;
3.初始化PHY寄存器（通过MIIM）;
4.启动收发;
按照OSI七层结构来看，MAC是在数据链路层，而PHY属于物理层。
1.MAC
MAC是Media Access Control的缩写，即媒体访问控制子层协议。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至LLC层。以太网MAC由IEEE-802.3以太网标准定义。
2.MII
MII即媒体独立接口, “媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要12个信号，包括:
- transmit data - TXD[3:0] ////被发送数据
- transmit strobe - TX_EN////发送使能
- transmit clock - TX_CLK///10/100M信号时钟
- transmit error - TX_ER/TXD4////发送器错误
- receive data - RXD[3:0]///接收数据
- receive strobe - RX_DV///接收数据有效指示
- receive clock - RX_CLK///接收信号时钟
- receive error - RX_ER/RXD4///接收数据出错指示
- collision indication - COL////冲突检测
- carrier sense - CRS////载波检测
- management data clock - MDC////管理配置接口
- management data input/output - MDIO ////管理配置接口数据IO
MII以4bit,即半字节方式双向传送数据，时钟速率25MHz，其工作速率可达100Mb/s。MII管理接口是个双信号接口，一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。MII界面传递了网络的所有数据和数据的控制，而MAC对PHY的工作状态的确定和对PHY的控制则是使用SMI（Serial Management Interface）界面通过读写PHY的寄存器来完成的。PHY里面的部分寄存器是IEEE定义的，这样PHY把自己的目前的状态反映到寄存器里面，MAC通过SMI总线不断的读取PHY的状态寄存器以得知目前PHY的状态，例如连接速度，双工能力等。当然也可以通过SMI设置PHY的寄存器达到控制的目的，例如流控的打开关闭，自协商模式还是强制模式等。不论是物理连接的MII总线和SMI总线还是PHY的状态寄存器和控制寄存器都是有IEEE的规范的，因此不同公司的MAC和PHY一样可以协调工作。当然为了配合不同公司的PHY的自己特有的一些功能，驱动需要做相应的修改。
RMII(Reduced Media Independant Interface)简化媒体独立接口,是标准的以太网接口之一，比MII有更少的I/O传输。
关于RMII口/MII/GMILL的基本区别：
RMII口是用2根线来传输数据
MII口是用4根线来传输数据
GMII是用8根线来传输数据
MII/RMII只是一种接口，对于10M线速,MII的时钟是2.5M，RMII则是5M；对于100M线速，MII的时钟是25M，RMII则是50M。
MII/RMII 用于传输以太网包，在MII/RMII接口是4/2bit的，在以太网的PHY里需要做串并转换、编解码等才能在双绞线和光纤上进行传输，其帧格式遵循IEEE 802.3(10M)/IEEE 802.3u(100M)/IEEE 802.1q(VLAN)。
以太网帧的格式为：
前导符+开始位+目的mac地址+源mac地址+类型/长度+数据+padding(optional)+32bitCRC
如果有vlan，则要在类型/长度后面加上2个字节的vlan tag，其中12bit来表示vlan id，另外4bit表示数据的优先级！
3.PHY
PHY是物理接口收发器，它实现物理层。包括MII/GMII（介质独立接口）子层、PCS（物理编码子层）、PMA（物理介质附加）子层、PMD（物理介质相关）子层、MDI子层。
100BaseTX采用4B/5B编码。PHY在发送数据时，收到MAC过来的数据（对PHY来说，没有帧的概念，对它来说，都是数据而不管什么地址，数据还是CRC），每4bit就增加1bit的检错码，然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去。收数据时的流程反之。PHY还有个重要的功能就是实现CSMA/CD的部分功能。它可以检测到网络上是否有数据在传送，如果有数据在传送中就等待，一旦检测到网络空闲，再等待一个随机时间后将送数据出去。如果两个碰巧同时送出了数据，那样必将造成冲突，这时候，冲突检测机构可以检测到冲突，然后各等待一个随机的时间重新发送数据。这个随机时间很有讲究的，并不是一个常数，在不同的时刻计算出来的随机时间都是不同的，而且有多重算法来应付出现概率很低的同两台主机之间的第二次冲突。通信速率通过双方协商，协商的结果是两个设备中能同时支持的最大速度和最好的双工模式。这个技术被称为Auto Negotiation或NWAY。隔离变压器把PHY送出来的差分信号用差模耦合的线圈耦合滤波以增强信号，并且通过电磁场的转换耦合到连接网线的另外一端。RJ-45中1、2是传送数据的，3、6是接收数据的。新的PHY支持AUTO MDI-X功能(也需要隔离变压器支持)。它可以实现RJ-45接口的1、2上的传送信号线和3、6上的接收信号线的功能自动互相交换
网卡工作在osi的最后两层，物理层和数据链路层，物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之为PHY。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。以太网卡中数据链路层的芯片称之为MAC控制器。很多网卡的这两个部分是做到一起的。他们之间的关系是pci总线接mac总线，mac接phy，phy接网线（当然也不是直接接上的，还有一个变压装置）。
由此可见，MAC 和PHY，一个是数据链路层，一个是物理层；两者通过MII传送数据。
yuan：https://blog.csdn.net/hahajinbu/article/details/52174259
MAC、MII、PHY的关系与区别
标签：一个 csma/cd sylixos iat 研究 情况 概念 网络协议 tran
原文地址：https://www.cnblogs.com/Ph-one/p/8990542.html
