Tcl(读Tickle) 全称(Tool Command Language)，是一种简单易学又十分强大的脚本语言，在数字集成电路设计中应用十分广泛。 利用Tcl脚本，就可以完成工程的创建、综合、布局布线、引脚约束时序约束等过程。 Tcl脚本还可以轻松的保存和导出现有工程文件的约束和配置，然后移植到其 ...
分类：
其他好文 时间：
2021-06-23 16:40:05
阅读次数：
0
FPGA（Field Programmable Gate Array） 即现场可编程逻辑门阵列 我们都知道，所有的芯片都是由一个个晶体管组成 通过晶体管的不同组合来实现不同的功能 最常见的莫过于我们手机上的cpu 但是这些芯片的内部电路是固定的 只能完成特定功能 即使是cpu也是靠提前设计好的指令来 ...
分类：
其他好文 时间：
2021-06-13 10:13:53
阅读次数：
0
我们将使用sipeed公司设计的tang permier开发板进行开发学习 这款开发板使用了国产EG4S20芯片 拥有2万多个逻辑门单元 价格仅100多，极具性价比 可以在上面跑riscv开源架构cpu核心 完全够用 IDE我们使用官方的安路TD软件 详细安装过程可去sipeed文档上查看 与开发程 ...
分类：
其他好文 时间：
2021-06-13 10:13:37
阅读次数：
0
环境配置： 安路FPGA的环境比较好搭建 直接去sipeed下载站中即可下载 如果出现没有license的情况 参加这篇帖子 新建工程： 这是安路TD开发软件的界面 新建项目点击左上角菜单的 “project” 再点击 "New Project" 选择好芯片后，就可点击“OK”建立工程了 接下来右键 ...
分类：
其他好文 时间：
2021-06-13 10:13:07
阅读次数：
0
环境配置好后就正式进入verilog的学习了 先从最简单的点灯开始 我会向你们介绍最基础的数据类型和语法规则 仍然是从我们熟悉的界面开始 转到顶层模块 start中 首先，verilog都是以模块为单位进行编程 模块以 “module” “endmodule” 作为界限 如图既是定义一个模块star ...
分类：
其他好文 时间：
2021-06-13 10:12:36
阅读次数：
0
在实际FPGA开发过程中 我们不可能直接将代码烧录进板子里进行测试 一是我们无法观察到其内部逻辑变换 而是万一代码中的逻辑有问题 直接进行甚至会导致芯片损坏 毕竟FPGA无法像单片机那样可以利用串口打印等调试方法 FPGA调试只能靠仿真 依然是拿之前我们写的点灯代码做测试 首先，仿真需要安装mode ...
分类：
其他好文 时间：
2021-06-13 10:12:09
阅读次数：
0
数字电路可分为2大类： 组合电路和时序电路 组合电路的输出只取决于它的输入 并能够在一瞬间完成，与之前状态无关 时序电路则是在时钟控制下有条理的运行 受时钟信号和输入的控制，与之前状态有关 之前的点灯程序就是时序电路 现在我们先从组合电路开始学习 写一个简单的3-8译码器 我们已经了解数字电路的基本 ...
分类：
其他好文 时间：
2021-06-13 10:11:19
阅读次数：
0
编译突然无法通过： Error (10054): Verilog HDL File I/O error at ...: can't open Verilog Design File "G:/..." 提示的是一个头文件，解决办法： 在文件位置拷贝一个副本，然后将原文件删除，再将副本改为原文件名即可！ ...
分类：
其他好文 时间：
2021-06-09 10:37:10
阅读次数：
0
产品特点 ? 复旦微JFM7K325T和JFM7V690T，兼容Xilinx的K7和V7 ? 两片FPGA都可通过MCU子板软配，其中K7可以通过Flash配置 ? 采用PCIe卡形式，通过金手指与主板连接 ? 设计有PCIe ×8、万兆SFP以及千兆以太网等高速接口，配合V7大容量FPGA，可实现 ...
分类：
其他好文 时间：
2021-06-07 20:49:51
阅读次数：
0
一 OpenCores 网站简介，这个是全世界最大的FPGA开源IP核网站。由于最近在学习USB2.0host control IP，所以想去网上下载相关的IP例程学习。通过搜索发现，有两个网站十分强大，能找到各种项目和代码。一是GitHub，这是全世界最出名的，各种程序语言都有。二是OpenCor ...
分类：
其他好文 时间：
2021-06-05 17:35:45
阅读次数：
0
