Xilinx®Vivado®集成设计环境（IDE）通过设置对象属性的值，可以对设计对象进行物理约束。 例子包括：?I / O约束，例如位置和I / O标准?放置约束，例如单元格位置?路由约束，例如固定路由?配置约束，例如配置模式与时序约束类似，物理约束必须保存在Xilinx设计约束（XDC）文件或T ...
分类：
其他好文 时间：
2019-02-25 16:32:10
阅读次数：
1059
zynq-SD卡启动和Flash启动（QSPI） 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望能够从SD卡启动和通过QSPI从FLASH启动 工程使用上节的工程，在此基础进行修改 打开SD卡和QSPI的外设 输出文件 首先重置输出 生成bit文件 建立工 ...
分类：
其他好文 时间：
2019-02-13 22:39:10
阅读次数：
362
zynq-MIO 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望IO输出高电平，点亮LED灯 工程还用之前上一节创建的工程，可以新建个文件夹，把工程拷贝过来。 打开工程，打开原理图 设置MIO输出 引脚约束，有两种方法，一种是新建xdc文件，自己写引脚约束 ...
分类：
其他好文 时间：
2019-02-13 10:52:21
阅读次数：
454
一、前言 最近花费很多精力在算法仿真和实现上，外设接口的调试略有生疏。本文以FPGA控制OLED中的SPI接口为例，重新夯实下基础。重点内容为SPI时序的RTL设计以及AXI-Lite总线分析。当然做些项目时可以直接调用Xilinx提供的SPI IP核，这里仅出于练习的目的考虑。 二、接口时序分析 ...
分类：
其他好文 时间：
2019-02-05 13:15:03
阅读次数：
150
动态部分重配置技术 DPR(Dynamic Partial Reconfiguration)可以使得PL的一个部分或几个部分在运行时刻被完全地重新配置。这些部分需要被指定为可重配置分区(Reconfigurable Partition,RP),并且在PL的其他部分还继续工作的时候，RP的功能可以被完 ...
分类：
其他好文 时间：
2019-02-01 19:53:56
阅读次数：
243
前言 Zynq启动流程和ARM处理器类似，PS部分是启动和配置过程的主设备，系统上电复位后会读取设备模式引脚来决定从什么设备启动芯片。如下表Boot Devices条目所示，其中黄色代表该条目下的默认设置，比如Boot Devices默认设置是SD Card，默认从SD卡启动芯片 文档 http:/ ...
分类：
其他好文 时间：
2019-01-30 16:00:20
阅读次数：
162
前言 我Win10系统上的Xilinx Platform Studio打不开，无奈之下换用Vivado。这篇粗略地介绍Vivado创建FPGA工程的流程 新建工程 打开vivado，点New Project然后Create a New Vivado Project点next再填写工程名、工程路径点n ...
分类：
其他好文 时间：
2019-01-29 10:59:45
阅读次数：
271
实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点 ...
分类：
其他好文 时间：
2019-01-28 00:52:31
阅读次数：
184
。 https://blog.csdn.net/u011435907/article/details/78233375在给别人用自己的工程时可以封装IP，Vivado用封装IP的工具，可以得到像xilinx的ip一样的可以配置参数的IP核，但是用其他工程调用后发现还是能看到源文件，如何将工程源文件加 ...
分类：
其他好文 时间：
2019-01-24 19:01:53
阅读次数：
353
常用操作： 利用移位代替乘/除2的操作，利用移位加法代替乘法； 使用合适的变量类型：处理器字长为32bits，所以使用8bits、16bits数据类型会增加处理难度； inline函数主要节省了调用函数所占用的时间，如果想要在a.c里调用b.c里定义的inline函数需要做特殊处理 避免循环： 频繁 ...
分类：
其他好文 时间：
2019-01-20 13:57:07
阅读次数：
146
