1.怎样按照原理图页面进行摆放摆放一个原理图中全部的元件于pcb editor中：选中该页面->edit->browse->parts(显示了所有的元件)->选中该页面所有的元件->点击edit->property(设置属性，可以添加新的属性)比如添加一个page的属性（可以和其他夜进行区分）too...
分类：
其他好文 时间：
2015-01-22 21:46:42
阅读次数：
212
１.allegro PCB editor 与capture CIS之间的联系（原理图交互摆放）他们之间是通过一个通信程序联系起来的在capture CIS选中dsn文件，options->preference->miscellaneous->intertool camunication勾选后两个应用...
分类：
其他好文 时间：
2015-01-22 21:30:03
阅读次数：
203
主要介绍布局之前的准备工作：1.导入网表file->import->logic主要是要找到原理图的目录，该目录下有一个文件夹（allegro）然后点击import cadence(此时在导入的时候出现了错误，后续进行解决)2.设置栅格点set up->grids此处山栅格点的设置分为电气层以及非电气...
分类：
其他好文 时间：
2015-01-20 22:00:22
阅读次数：
163
如果运行Capture.exe找不到cdn_sfl401as.dll，如果运行allegro.exe找不到cnlib.dll，（上面俩个库文件都在C:/Cadence/SPB_16.3/tools/bin中），请检查环境变量设置是否完整！我遇到上述问题，发现没有CDSROOT的定义，添加一个： .....
分类：
其他好文 时间：
2015-01-16 18:57:08
阅读次数：
683
Cadence IC616及MMSIM141在CentOS5.11安装图文实录准备虚拟机硬盘扩容我使用的系统为VirtualBox虚拟机安装的CentOS5.11。因为装系统时分配的硬盘空间只载一个容量为20G的分区，为了安装Cadence Virtuoso及其它配套的EDA软件，首先要做的事情是为...
分类：
其他好文 时间：
2014-12-14 18:29:36
阅读次数：
929
之前用Multisim做运放电路仿真时发现运放输出大于电源轨的现象，有时想拿运放当比较器做开环仿真，但在multisim中的仿真结果居然是线性放大，而且输出超过电源电压，非常郁闷，因此之后仿真都是用Cadence 的orcad/Pspice来仿真。不过画个频率响应都要用公式来绘图，信号比较多，操作不...
分类：
其他好文 时间：
2014-12-03 23:02:32
阅读次数：
548
1.在放置过孔前先要进行简单的设置。在菜单栏Setup->Constraints->physical出来的列表里面找到vias 点击出现一个对话框在对话框中选择需要的过孔。（类型比较多可以在下面过滤器输入v*）选择好过孔后关闭即可。当然还有很多约束在这里设置，比如多大的线宽对应多大的过孔..2.使用...
分类：
其他好文 时间：
2014-12-02 22:23:30
阅读次数：
367
1. 打开dra文件在find里面 off all 然后只点击text2.点击需要更改的焊盘3.菜单栏edit - text4.弹出窗口修改即可注意：按照网上的其他操作并没有执行步骤1操作。我尝试过不好使。由于项目需要应用多年的AD软件转为使用cadence确实不顺手， 刚刚入门，所有随笔均是自学笔...
分类：
其他好文 时间：
2014-11-30 14:08:37
阅读次数：
361
打开 dra文件后 在菜单栏 setup - change drawing origin在命令栏输入 新的参考点位置 如想更改新坐标位置为 1,2 。输入 x 1 2 上面两步操作后即可修改！
分类：
其他好文 时间：
2014-11-30 14:03:14
阅读次数：
284
1、画了DB9的封装，共十一个焊盘，其中两个是机械焊盘，在绘制PCB板时，想要将其接地，但无法连接，如图所示因为是机械焊盘，所以无法用更改logic的方法进行网络更改，现在只发现一个办法，就是更改封装，然后更新到PCB板中。2、PCB覆铜后有边界线display->Color/Visibility，...
分类：
其他好文 时间：
2014-10-15 11:17:30
阅读次数：
1306
