Show Table of Contents What is STOMP? STOMP is a simple text-orientated messaging protocol. It defines an interoperable wire format so that any of the ...
分类：
Web程序 时间：
2016-05-09 14:15:45
阅读次数：
184
1.ANSI style 的代码比较紧凑。 下面规范推荐，比较好。 下面是带有parameter的module header的完整规范 一般1bit ,大家都是wire signal1 = gen_signal1_logic; 这种写法。似乎也不是直接assign signal1=gen_signa ...
分类：
系统相关 时间：
2016-05-09 09:40:55
阅读次数：
220
1.采用串行总线技术可以使系统的硬件设计大大简化、系统的体积减小、可靠性提高。同时，系统的更改和扩充极为容易。 常用的串行扩展总线有： IIC （Inter IC BUS）总线、单总线（1－WIRE BUS）、SPI（Serial Peripheral Interface）总线及Microwire/ ...
分类：
其他好文 时间：
2016-05-04 01:08:06
阅读次数：
306
先添加wire net alias,ctrl+鼠标拖动,net alias自动递增,最后再添加bus net alias. ...
分类：
其他好文 时间：
2016-04-18 13:38:03
阅读次数：
131
新建变量 建立模型 设置频率 馈电设置为wire port ,Edge 选中振子，从中心馈电。 设置输入信号 Mesh. run solver。在post feko中查看相关结果 ...
分类：
其他好文 时间：
2016-04-04 14:54:39
阅读次数：
148
模块模块介绍
模块是Verilog HDL语言的基本单元，数字系统是用模块的形式来描述。
模块是描述某个设计的功能、结构和其他模块通信的外部端口。 Verilog HDL中的各个模块是并行运行的
模块可以调用其他模块的实例
模块结构module ()
端口说明（input，output，inout）
参数定义（可选）
数据类型定义//wire、re...
分类：
其他好文 时间：
2016-03-26 07:40:07
阅读次数：
266
有三种方法在模块中产生逻辑：1.使用连续赋值语句“assign”；2.用实例元件 3.用“always”块。所以在always块中赋值不能使用assign，而是直接给变量赋值就行。 reg与wire的区别与用法：只要是在“always”块中被赋值的变量就要定义成reg型。要引用实例时的变量就要定义成
分类：
其他好文 时间：
2016-03-16 22:36:21
阅读次数：
161
mutiplexer 数据选择器 1 one-bit wide 2-1 mux wire dout = sel? din1 : din0; // conditional continuous and wire assignment 2 4-1 mux module mux4_1(sel, din0,
分类：
其他好文 时间：
2016-03-07 07:48:24
阅读次数：
250
1 register = storage keyword reg; default x; variable that can hold value 2 net = connection keyword wire; default z; be driven continuously 例 1) D fl
分类：
Web程序 时间：
2016-03-07 06:44:17
阅读次数：
198
这是事转载的一篇文章，觉得不错，虽然中间有点小错误。 wire与reg类型的区别： wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。 reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器。
分类：
其他好文 时间：
2016-02-21 11:32:16
阅读次数：
191
