嗯。学完数字电路，期末老师布置了几个FPGA题目选择完成，时间为两星期。我把几道题整合了一下，做了个小系统，还挺好玩的。两个星期的时间很短，越到后期感觉越疲惫，注意力开始发散，效率也逐渐下滑，还好坚持了下来。简单介绍一下：软件开发平台：quartus ii13.1，modelsim10.2，note...
分类：
其他好文 时间：
2015-01-28 06:13:59
阅读次数：
250
（1）企业简介作为DSP 和视频应用领域的头号 FPGA 供应商，赛灵思致力于通过其目标设计平台提供业内领先的 DSP 开发工具、方法、IP 和技术支持。赛灵思面向 DSP 的目标设计平台将这些元素带入了产品化解决方案，为有经验的用户加快了开发速度，并且为新用户简化了FPGA 应用。工程师可以在应用...
分类：
其他好文 时间：
2015-01-26 18:50:10
阅读次数：
1870
2015.1.22，过去所谓的单片机、电子设计大赛、FPGA都成为过往云烟。一切都因为看了水木的微电子版，打消了往芯片设计发展的念头，也将之前的一切努力全部否定。其实很早我就知道，做技术，要么往顶层做，要么往底层做。顶层就是app或者说次一层的平台，如操作系统或者云平台。大部分设计者都会往顶层走，而...
分类：
其他好文 时间：
2015-01-23 00:33:02
阅读次数：
191
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十六：IIC储存模块
分类：
其他好文 时间：
2015-01-22 23:14:21
阅读次数：
510
在sv中用$bitstorealshort()函数可以轻松的将十六进制，二进制数转化成单精度浮点数，以下为源代码，在modelsim10.1c中测试通过，文件需要保存为.sv文件
module h2f;
integer fid_rd;
integer fid_wr;
// integer fid_mif;
bit [11:0] variable=0;
bit [31:0] va...
分类：
其他好文 时间：
2015-01-22 18:15:01
阅读次数：
772
本文讲述怎样使用PS的gpio,不涉及fpga部分,软件涉及到一级引导程序fsbl的创建及app的创建,程序运行在ddr中.
z-turn板的mio 50引脚连接到了按键K1,该实验实现的功能为,检测按键并从串口打印出相应的信息.
1. 用vivado搭建硬件模型.
在block design的Re-customize IP界面,点击Pre...
分类：
其他好文 时间：
2015-01-22 13:16:41
阅读次数：
913
由于所有的APP都是在DDR中运行的,所以先让DDR工作起来是后续实验的基础.使用的硬件是z-turn开发板.
本文主要讲怎样创建一个内存测试程序,测试DDR,程序还是运行在内部RAM;FPGA涉及的内容有怎样配置DDR参数,及怎样保存和导入硬件参数;软件方面会涉及BSP修改及 BOOT.bin的生成.关于Vivado的具体操作请参考--"Zynq
700...
分类：
其他好文 时间：
2015-01-22 11:07:19
阅读次数：
680
mif文件的格式width=depth=address_radix=data_radix=contentbegin00: ;01: ;02: ;....end;所以只需要用matlab生成中间部分的数，然后添加头尾格式就可以了，当然文件后缀一定得是.mifmatlab例子clcclear al...
分类：
其他好文 时间：
2015-01-16 18:20:58
阅读次数：
207
最近想把FPGA采集的图像，上传到上位机显示，看到Opencv能帮大忙，所以就折腾折腾！我用的是VS2012和opencv-2.4.10-2.4.10（目前的最新版本），那个版本无所谓，本文都将适用。首先安装opencv，安装过程仅仅就单击下exe即可；我安装到目录C:\opencv，安装好了之后，...
分类：
其他好文 时间：
2015-01-15 12:34:18
阅读次数：
211
1、跪问用VHDL编写的程序编译通过后怎么生成.bdf格式的原理图 EDA设计有很多模块 如何将各模块整合起来 仿出quartus II里的file目录下creat/update，然后 creat symbol files for current file可以生成模块，然后新建一个bdf文件，双击空...
分类：
其他好文 时间：
2015-01-15 08:09:29
阅读次数：
246
