1、原语对于FPGA就好比，是xilinx公司给用户提供的库函数， 2、原语放在ISE的哪个文件夹下？ D:\laboratory\ISE\14.7\ISE_DS\ISE\doc\usenglish\isehelp下，有个压缩包叫7_Series_Library_Guide_14.6_HDL_Tem ...
分类：
其他好文 时间：
2019-11-21 13:52:29
阅读次数：
94
1.什么是xilinx fpga全局时钟资源 时钟对于一个系统的作用不言而喻，就像人体的心脏一样，如果系统时钟的抖动、延迟、偏移过大，会导致系统的工作频率降低，严重时甚至会导致系统的时序错乱，实现不了预期的逻辑功能。xilinx fpga内的全局时钟资源可以很好的优化时钟的性能，因此在设计时要尽可能 ...
分类：
其他好文 时间：
2019-11-20 15:34:33
阅读次数：
144
1、 SCK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少要有一个主控设备。这样传输的特点：此传输方式有一个优点，与普通串行通信不同，普通的串行通信一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变 ...
分类：
其他好文 时间：
2019-11-13 23:57:04
阅读次数：
168
音视频流媒体硬解码是指不使用CPU进行编码，使用显卡GPU,专用的DSP、FPGA、ASIC芯片等硬件进行编码。编码框架Video ToolBox和AudioToolbox。 EasyRTMP是结合了多种音视频缓存及网络技术的一个rtmp直播推流端，包括：圆形缓冲区(circular buffer) ...
分类：
移动开发 时间：
2019-11-06 16:57:53
阅读次数：
132
音视频流媒体硬解码是指不使用CPU进行编码，使用显卡GPU,专用的DSP、FPGA、ASIC芯片等硬件进行编码。编码框架Video ToolBox和AudioToolbox。 EasyRTMP是结合了多种音视频缓存及网络技术的一个rtmp直播推流端，包括：圆形缓冲区(circular buffer) ...
分类：
移动开发 时间：
2019-11-06 16:54:40
阅读次数：
160
本篇文章分享米尔zynq7010开发板试用体验。前期主要以开发Z-TURN的PL部分为主，以期望了解该芯片的逻辑架构和系统总线，以及所有外设，后面在开始PS部分的开发，闲话少说，先看整个7z010的系统框图，所有开发目前基于ISE14.6来设置，在软件中可以看到PL和PS部分的总线连接以及PS和PL的外设资源，根据米尔提供的原理图的，找到控制RGBLED的控制管脚，并编写一个RGBLED闪烁的ve
分类：
其他好文 时间：
2019-10-22 12:31:47
阅读次数：
118
参加米尔zynq7020开发板试用活动。 收到米尔z-turn板子后，焊接了一个JTAG转接板，以方便调试PL部分，对于后面的调试部分，主要分三个部分走：1、调试FPGA部分，实现逻辑控制外围简单的设备，比如点个灯什么的，用Verilog语言实现，后期需要实现外部AD板卡的数据采集，并分析相关逻辑数 ...
分类：
其他好文 时间：
2019-10-18 19:10:42
阅读次数：
97
音视频流媒体硬解码是指不使用CPU进行编码，使用显卡GPU,专用的DSP、FPGA、ASIC芯片等硬件进行编码。编码框架Video ToolBox和AudioToolbox。 EasyRTMP是结合了多种音视频缓存及网络技术的一个rtmp直播推流端，包括：圆形缓冲区(circular buffer) ...
分类：
移动开发 时间：
2019-10-09 17:33:35
阅读次数：
176
主要内容如下： 面积和速度的平和与互换 硬件原则 系统原则 同步设计原则 乒乓操作 串并转换 流水线操作 数据接口的同步方法 RAM FIFO 1.面积与速度的平衡与互换 这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查找表）来衡量，更一 ...
分类：
其他好文 时间：
2019-10-06 17:05:51
阅读次数：
149
2019年10月6日10:07:26 CORDIC除法原理不再赘述： MATLAB（适用条件：除数不能超过被除数的2倍）： 对应FPGA实现思路： 1）初始化对应RST复位实现； 2）(frac_down * frac_up) < 0 用异或实现； 3）迭代利用generate + 寄存器组实现，每 ...
分类：
其他好文 时间：
2019-10-06 13:02:30
阅读次数：
313
