Reg比喻为“相机”Reg型，是always中被赋值的信号，往往代表触发器，但不一定是触发器 Wire比喻为“镜子”Wrie型，assign指定的组合逻辑的信号好好想想 ，还是能有个大致的概念的~带着这个概念实战继续深入理解。。。
分类：
其他好文 时间：
2015-12-07 22:17:06
阅读次数：
148
随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供了软件层面上的逻辑分析仪，可以帮助我们在线分析芯片内部逻辑。而且操作简单方便。但是往往因为某些原因，有些信号在综合的时候...
分类：
其他好文 时间：
2015-11-17 12:44:08
阅读次数：
162
Debug and trace functions are integrated into the ARM Cortex-M4.Serial wire debug andtrace functions are supported in addition to a standard JTAG debu...
分类：
其他好文 时间：
2015-10-26 11:53:59
阅读次数：
280
注意本文引用原文：http://www.cnblogs.com/thymon/archive/2010/06/09/1754541.html//------------------------------------------------------------------------------...
分类：
其他好文 时间：
2015-10-16 15:18:20
阅读次数：
138
// wire.cpp : 定义控制台应用程序的入口点。 // #include #include using namespace std; int main() { for (;;) { cout > n; if (n == 1) system("netsh wlan start hostedne...
分类：
编程语言 时间：
2015-10-15 18:21:20
阅读次数：
171
// wire.cpp : 定义控制台应用程序的入口点。//#include #include using namespace std;int main(){ for (;;) { cout > n; if (n == 1) system("netsh wlan start hostedne...
分类：
编程语言 时间：
2015-10-13 13:38:12
阅读次数：
134
问题来源：进行串行数据接口调试，希望将Data线在CPLD（EPM570）中进行纳秒级的延时；解决过程：-->使用插入LCELL来进行延时，LCELL延时相对固定但是会受温度、器件等因素影响；-->插入方法如下： wire AD1_CH0_wire; assign AD1_CH0_wir...
分类：
其他好文 时间：
2015-09-06 21:33:52
阅读次数：
1424
DescriptionThe New Year garland consists of N lamps attached to a common wire that hangs down on the ends to which outermost lamps are affixed. The wi...
分类：
其他好文 时间：
2015-09-05 16:26:00
阅读次数：
239
netlink 是一种特殊的 socket，它是 Linux 所特有的，类似于 BSD 中的AF_ROUTE 但又远比它的功能强大，目前在最新的 Linux 内核（2.6.14）中使用netlink 进行应用与内核通信的应用很多，包括：路由 daemon（NETLINK_ROUTE），1-wire ...
分类：
Web程序 时间：
2015-09-01 18:27:58
阅读次数：
189
调试ds2781的时候可谓艰难啊，但是调完了一个模拟的iic时序之后单总线的时序竟然迎刃而解了。下面总结一下调试的过程：
我使用ds2781的快速模式（OVD高电平）
1. 首先要有一个芯片的datasheet
这里写链接内容
2. 其次测试设备：示波器，逻辑分析仪
3. 根据手册上的时序写代码进行调试
时隙
复位时序
关于与复位时序，手册说明：
与DS278...
分类：
其他好文 时间：
2015-08-27 18:54:20
阅读次数：
345
