写在前面的话 在使用按键的时候，如果按键不多的话，我们可以直接让按键与FPGA相连接，但是如果按键比较多的时候，如果还继续使用直接让按键与FPGA相连接的话，会大量增加FPGA端口的消耗，为了减少FPGA端口的消耗，我们可以把按键设计成矩阵的形式。接下来，梦翼师兄将和大家一起学习扫描键盘的电路原理以 ...
分类：
其他好文 时间：
2019-09-15 11:06:00
阅读次数：
117
打算使用Cyclone IV的FPGA挂DDR2，按照流程，先使用Quartus跑IP，跑引脚分配，综合OK了再设计硬件，这部分主要是DM和DQS信号比较头疼，研究了好久才找到方法。 在Intel官网查找DDR2 IP的User Guide找到详细的IP描述文件参考链接： https://www.i ...
分类：
其他好文 时间：
2019-09-15 01:38:36
阅读次数：
113
写在前面的话 在数字逻辑电路设计中，分频器是一种基本的电路单元。通常用来对某个给定频率进行分频，以得到所需的频率。分频在FPGA的设计中一直都担任着很重要的角色，而说到分频，我相信很多人都已经想到了利用计数器计数来得到想要的时钟频率，但问题是仅仅利用计数器来分频，只可以实现偶数分频，而如果需要三分频 ...
分类：
其他好文 时间：
2019-09-14 11:42:33
阅读次数：
100
写在前面的话 液晶（LCD）显示具有功耗低、体积小、重量轻、超薄等许多其他显示器无法比拟的优点，近几年被广泛应用于FPGA控制的智能仪器、仪表和低功耗的电子产品中。LCD可分为段位式LCD、字符式LCD和点阵式LCD。其中段位式LCD和字符式LCD只能用于字符和数字的简单显示，不能满足图像曲线和汉字 ...
分类：
其他好文 时间：
2019-09-14 11:38:14
阅读次数：
147
写在前面的话 在项目设计中，我们通常需要使用一些固定的数据。如果是使用单片机，那么在数据量比较大的情况下，这些数据就必须存储在外挂的存储芯片中。那么，使用FPGA呢？在数据量不是特别大的情况下，我们可以将这些数据存储到FPGA片内的存储器中，这样既节约了板级成本，又可以保证数据不容易受到外界干扰。那 ...
分类：
其他好文 时间：
2019-09-13 11:28:00
阅读次数：
198
引用：https://www.cnblogs.com/YangGuangPu/p/11478487.html 最近在把Quartus Prime 15.1的工程移植到Vivado 2019.1，需要改变的地方还是很多的，先记一下差分信号在FPGA中的收发管脚定义和配置。以LVDS信号为例吧。 在7 ...
分类：
其他好文 时间：
2019-09-12 19:47:49
阅读次数：
222
1、如果设计的电路系统中包含FPGA器件，则在绘制原理图前必需使用QuartusII软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)2、4层板从上到下依次为：信号平面层、地、电源、信号平面层;6层板从上到下依次为：信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是：防干扰辐射)，优先选择内电层走线，走不开选择平面层，禁止从地或电源层走线(原因：会分
分类：
其他好文 时间：
2019-09-10 00:16:29
阅读次数：
139
SysTick定时器简介 SysTick定时器是存在于系统内核的一个滴答定时器，只要是 ARM Cortex M0/M3/M4/M7 内核的MCU都包含这个定时器，它是一个24位的递减定时器，当计数到 0 时，将从RELOAD 寄存器中自动重装载定时初值，开始新一轮计数。使用内核的SysTick定时 ...
分类：
其他好文 时间：
2019-09-08 22:02:08
阅读次数：
101
最近在把Quartus Prime 15.1的工程移植到Vivado 2019.1，需要改变的地方还是很多的，先记一下差分信号在FPGA中的收发管脚定义和配置。以LVDS信号为例吧。 在7 Series FPGA & ZYNQ-7000 All Programmable SoC Library Gu ...
分类：
其他好文 时间：
2019-09-06 23:10:54
阅读次数：
831
Zynq7000系列是基于APSOC的可拓展处理平台，它的本质特征是将一个双核ARM Cortex-A9处理器和一个可编程的FPGA芯片集成到一个片上系统中。在进行Zynq7000的详细说明前，本节首先对架构的高层模型进行介绍，如图2-1所示。 通常将ARM处理器和各种存储外设资源称为处理系统（Pr ...
分类：
其他好文 时间：
2019-09-06 01:20:27
阅读次数：
112
