chip planner中一个io的结构如下图所示其中左边是输出部分右边是输入部分，但是会注意到两个结构：1，寄存器，2，delay模块以下是我的推测：这两个结构是为了做时序优化时用的，在altera提供的时序优化文档中提到有快速输入输出寄存器在io cell里。如果有正确的时序约束的话，quart...
分类：
其他好文 时间：
2015-04-02 14:57:49
阅读次数：
217
估计很多人买了CB哥的书来看吧，他们在学习modelsim仿真的过程中可能遇到过明明是按照书上的步骤添加器件库的了，但还是出现如下的错误:首先，我想说的是CB哥书上的modelsim-altera10.1d是随QuartusII一起安装的，它已经编译了altera的器件库。它是一个免费版的仿真工具，...
分类：
其他好文 时间：
2015-03-12 00:39:21
阅读次数：
241
此篇开始正式对套件进行评测，先拿官方提供的参考设计练练手，在上一篇博文中给出了参考设计链接：https://cloud.altera.com/devstore/board/max-10-fpga-evaluation-kit/ 在此页面中，有如下几个设计▼ 适用于QuartusII 14.1版本的....
分类：
其他好文 时间：
2015-03-07 18:39:33
阅读次数：
218
各厂商综合工具，对HDL综合时都定义了一些综合属性这些属性可指定a declaration,a module item,a statement, or a port connection不同的综合方式。语法为：/* synthesis, <any_company_specific_attribute...
分类：
其他好文 时间：
2015-02-15 12:03:38
阅读次数：
208
浅谈用ModelSim+Synplify+Quartus来实现Altera FPGA的仿真 工作内容： Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技...
分类：
其他好文 时间：
2015-02-01 21:48:07
阅读次数：
408
FWFT：First Word Fall Through的缩写，好像是Xilinx的说法，Altera对应的概念是Show-ahead synchronous(SASO)。即数据在rdreq有效之前就有效了，rdreq作为一个应答(ACK)。 需要注意的是当rdreq连续时，容易多读一个数据，所以读...
分类：
其他好文 时间：
2015-01-28 09:31:06
阅读次数：
1122
在ModelSim中进行仿真需要加入Quartus提供的仿真库，原因是下面三个方面： ·Quartus不支持Testbench； ·调用了megafunction或者lpm库之类的Altera的函数； ·时序仿真要在Modelsim下做仿真。 下面以Altera器件为例，介绍如何在ModelSim中...
分类：
其他好文 时间：
2015-01-22 21:37:08
阅读次数：
1290
大体可分为五个部分，不排除有特例。第一部分说明器件归属的器件系列，第二部分说明器件的封装类型，第三部分说明器件的引脚数目，第四部分说明器件的工作温度范围，第五部分说明器件的速度等级。实践中可通过如下步骤确定Part Number所指定的器件：步骤一：找说明引脚数目的数字，亦即前述第三部分，步骤二：找...
分类：
其他好文 时间：
2015-01-13 10:26:34
阅读次数：
126
TOPIC : 1. Altera TimeQuest & SDC example : a. spi b. uart 2. pll reconfig example : a. b.Device : Cyc...
分类：
其他好文 时间：
2015-01-12 23:57:53
阅读次数：
291
对于FPGA的开发而言，除了需要安装Quartus II软件外，还需要安装USB Blaster下载器。USB Blaster下载器为Altera的FPGA/CPLD程序下载电缆，通过计算机的USB接口可对Altera的FPGA/CPLD以及配置芯片进行编程、调试等操作。USB-Blaster下载器...
分类：
其他好文 时间：
2014-12-31 21:25:13
阅读次数：
277
