以后会坚持更新博客，主要关于是嵌入式硬件和嵌入式软件方向主要包括的部分：1：cadence 软件使用2：keil 软件使用3：FPGA 主要真的zedboard ，兼容官方zedboard4：STM32系列单片机5：GD系列单片机6：Verilog的部分教程7：和工作中的部分随笔 ...
分类：
其他好文 时间：
2019-02-14 00:21:20
阅读次数：
198
Verilog HDL与VHDL均是硬件描述语言（HDL）的一种，它们存在着异同点。 1.共同点： 能形式化的抽象表示电路的行为和结构；支持逻辑设计中层次与范围的描述；可借用高级语言的结构来简化电路行为的描述；具有电路仿真与验证机制；支持电路描述由高层到底层的综合转换；硬件描述与实现工艺无关；易于理 ...
分类：
其他好文 时间：
2019-02-03 22:09:31
阅读次数：
234
状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。有限状态机简写为FSM（Finite State Machine），主要分为2大类： 第一类，若输出只和状态有关而与输入无关，则称为Moore状态机。 第二类，输出不仅和 ...
分类：
其他好文 时间：
2019-02-02 13:04:46
阅读次数：
183
Formality形式验证主要验证综合后，生成的网表文件功能和之前的verilog文件功能是否一致， 需要两个文件，一个verilog文件，一个是网表文件 1.新建一个文件夹，把verilog文件和网表文件放入文件夹下，在此路径，打开linux下输入命令窗口，输入fm,则打开Formality软件 ...
分类：
其他好文 时间：
2019-01-22 00:31:24
阅读次数：
1809
HD，3G视频数据中行号的插入方法 Verilog代码实现 行号的生成： 行号的插入： 生成ln_word0, ln_word1的脉冲指示信号： ...
分类：
其他好文 时间：
2019-01-16 16:48:15
阅读次数：
172
主要解决window环境下，vim高亮systemverilog的方法。 第一步：准备材料下载地址：https://files.cnblogs.com/files/aslmer/verilog_systemverilog.tar.gz 解压后有三个文件夹，如图所示 第二步：将这三个文件夹里的veri ...
最近整理了一个自动复位小程序，可以作为模板今后使用，此程序也可以精简，如在对复位时间精度要求不高的情况下，可以以cnt的某一高位最为判定条件，当其为1时，复位结束，具体请看代码，若有更好的建议或问题，欢迎留言。 ...
分类：
微信 时间：
2019-01-11 13:13:38
阅读次数：
369
转自https://blog.csdn.net/zhipao6108/article/details/82386355 千兆以太网TCP协议的FPGA实现 Lzx 2017/4/20 写在前面，这应该是我大四最后一个工程性的作品了，以后要养成写文档记录的习惯。说明下，本工程为纯verilog实现的硬 ...
分类：
其他好文 时间：
2019-01-01 12:28:28
阅读次数：
258
Verilog的150个经典设计实例 Sublime Text webstorm等编译器快速编写HTML/CSS代码的技巧 10分钟了解JSON Web令牌（JWT） LeetCode All in One 题目讲解汇总(持续更新中...) Vue2.0小白入门教程(最全) 整合 Django + ...
分类：
其他好文 时间：
2019-01-01 00:17:21
阅读次数：
281
用 Verilog设计的MIPS单周期处理器，支持指令集为：{addu, subu, ori, lw, sw, beq, lui, jal, jr,nop}。 ...
分类：
其他好文 时间：
2018-12-31 21:13:14
阅读次数：
324
