Xilinx SDSoc 加载opencv库需要下载两个文件 xfopencv 和 Revision Platform A. xfopencv下载好了以后放在 ~/.Xilinx/SDx/2017.4 目录(2017.4请修改为你的实际版本号) B. Revision Platform下载后解压到/ ...
分类：
其他好文 时间：
2018-06-15 13:02:55
阅读次数：
2275
驱动代码： 应用层代码： 插入模块： root@plnx_arm:/mnt# insmod mytest.ko ioremap called: phys 0x41200000 -> virt 0xf09f0000 测试设备号： 运行应用程序: ...
分类：
其他好文 时间：
2018-06-12 22:32:33
阅读次数：
349
ZYNQ的优势在于通过高效的接口总线组成了ARM+FPGA的架构。我认为两者是互为底层的，当进行算法验证时，ARM端现有的硬件控制器和库函数可以很方便地连接外设，而不像FPGA设计那样完全写出接口时序和控制状态机。这样ARM会被PL端抽象成“接口资源”；当进行多任务处理时，各个PL端IP核又作为AR ...
分类：
其他好文 时间：
2018-06-09 13:26:07
阅读次数：
369
zynq中SDK相关API的学习。记录常用函数 ...
分类：
其他好文 时间：
2018-06-08 12:07:59
阅读次数：
192
在简单双端口ram中最简单有9个端口：分别是 clka 为输入端口的时钟 wea 读写控制端，高为写，低为读 addra 写地址 dina 待写入的数据 clkb 为输出端口的时钟的 addrb 读地址 doutb 读出的数据 在ip核中还可以加入ena/enb端口，这两个端口的作用是控制相应写入和 ...
分类：
其他好文 时间：
2018-06-04 16:59:40
阅读次数：
1836
关于各种BUF源语的研究 资料来源： 单端信号需要用到的BUF 关于这些源语的约束： 增大驱动电流 关于管脚的上拉与下拉约束： ODDR的两种操作模式 关于ODDR输出时钟的应用 为什么ODDR需要这样配置 xilinx推荐 D1 High D2 Low ...
分类：
其他好文 时间：
2018-06-04 14:11:59
阅读次数：
140
工具：vivado2015、SDK目的：初步掌握在Vivado集成开发环境下基于Zynq--7000Soc实现嵌入式系统基本硬件和软件设计的方法和实现流程。1、创建工程注意：建议大家首先讲该文件zedboard复制到自己的vivado安装目录下：安装盘符：\xilinx\vivado\2015.4\data\boards\board_files.否则图1.2可能找不到板子哦。1.11.22、The
分类：
其他好文 时间：
2018-06-02 11:21:29
阅读次数：
152
zynq并不能说是一个嵌入arm核的FPGA。从它的启动过程就可以发现，绝对是arm主导的，所以称它为以高性能FPGA为外设的双核arm或许更为合适。以下是优势： 第一个：开发环境的大集成。从hls到vivado到sdk，对于一个不熟悉FPGA的嵌入式软件工程师来说，完全可以把它当做简单的双核ARM ...
分类：
其他好文 时间：
2018-06-01 10:56:07
阅读次数：
226
目前，在FPGA上嵌入ARM硬核的包括Xilinx的zynq系列以及Intel 的CYCLONEV系列。 Zynq出来有一定市场，但是这个市场不是传统FPGA的主流市场，而是为了和微处理抢一些控制领域的市场。但是目前在反响上，听说，不如预期，首先对小公司来说，同时熟悉ARM和FPGA的人不多，在大公 ...
分类：
其他好文 时间：
2018-05-31 10:40:45
阅读次数：
158
1.双击打开v_osd ip核 2.如图打开网页 3.进入官网需要登录，没账户的需要注册，点击红色方框内的蓝色字体即可注册 4.xilinx网站注册很蛋疼，我第一次注册一直报错，一定的按照注册说明来填，这儿是中文翻译的页面，可以参考一下 5.点击next 6.这个默认就勾上了，显示120天的使用期限 ...
分类：
其他好文 时间：
2018-05-30 19:29:28
阅读次数：
759
