码迷,mamicode.com
首页 >  
搜索关键字:介绍    ( 135594个结果
mysql5.7版本的explain解析
《为什么数据库中要使用B+tree索引,而不用hash索引?MySQL中的B+tree索引介绍》 看完以上这篇文章,明白B+tree索引结构,对explain解析更有帮助。 ...
分类:数据库   时间:2021-06-15 17:54:06    阅读次数:0
《Linux内核设计与实现》知识整合与讲解-第一章
Linux内核简介 第一章主要对Linux的内核进行一个大致的介绍,让大家对Linux的内核有一个比较全面的印象。众所周知Linux起源于unix系统,它们之间有着千丝万缕的联系,伟大的linux之父linus不满于当时unix对于源码更改的限制,花费一学年的时间写出了内核雏形,并在91年年底在互联 ...
分类:系统相关   时间:2021-06-15 17:42:16    阅读次数:0
第一章 Confluence基础介绍
一、背景 1.项目管理的隐患 【隐瞒】我们的开发团队,在项目管理上,很多人并不知道团队各个成员都在做一些什么项目,有的记录起来了,有的做一两周便荒废或者暂停,日后人员变动或者交接之后,越来越多的项目在时间和人员交替变更中慢慢消失。 2.开发文档管理的繁杂 【分散】 我们的办公人员分散多地,而对于各个 ...
分类:其他好文   时间:2021-06-13 10:44:21    阅读次数:0
扩展运算符与rest参数
今天小编来介绍一个平时接触较少的,但是却给平时编码带来很多方便的ES6语法——三个点。这三个点主要是针对数组的格式转换。大家也可以关注我的微信公众号,蜗牛全栈。一、扩展运算符:把数组或者类数组展开成逗号隔开的值实例1: function foo(a,b,c){ console.log(a,b,c) ...
分类:其他好文   时间:2021-06-13 10:42:25    阅读次数:0
python3 测试的时候如何批量随机生成伪数据?(faker模块的)
前言 在测试的过程中,我们经常需要造一些测试数据,比如姓名,手机号,身份证,地址,以及公司信息等测试数据。 Faker库,可以轻松搞定啦~ Faker 安装与介绍 Faker是一个Python包,主要用来生成伪数据,无需再手动生成或者手写随机数来生成数据,只需要调用Faker提供的方法,即可快速完成 ...
分类:编程语言   时间:2021-06-13 10:41:37    阅读次数:0
Visual Studio测试工具集成GoogleTest和Qt
Visual Studio 的测试管理工具虽然集成了 Google Test 测试框架,但缺少 QtTest 测试框架的支持,所以需要在 Google Test 集成 Qt 框架完成单元测试。 背景介绍 因为代码中不免需要编写单元测试,而且可能一个 VC 项目中带有若干个测试用例,这时难免有运行调试 ...
分类:其他好文   时间:2021-06-13 10:34:12    阅读次数:0
Python环境搭建之OpenCV
Python环境搭建之OpenCV 一、openCV介绍 Open Source Computer Vision Library.OpenCV于1999年由Intel建立,如今由Willow Garage提供支持。OpenCV是一个基于BSD许可(开源)发行的跨平台计算机视觉库,可以运行在Linux ...
分类:编程语言   时间:2021-06-13 10:21:38    阅读次数:0
Podistributor播客分发系统介绍
特性 向用户暴露节目的别名 URL ,在用户访问时重定向至真实的目标资源 URL ,以高效地进行 CDN 切换和便捷地建立失效转移机制。 异步转发请求至统计服务,以解耦用户请求和数据统计,可方便地接入多个数据统计服务或替换失效的统计服务。 内建针对数据库的本地缓存层以提供高性能的服务并降低攻击流量带 ...
分类:其他好文   时间:2021-06-13 10:20:58    阅读次数:0
FPGA学习-2:开发板及Verilog介绍
我们将使用sipeed公司设计的tang permier开发板进行开发学习 这款开发板使用了国产EG4S20芯片 拥有2万多个逻辑门单元 价格仅100多,极具性价比 可以在上面跑riscv开源架构cpu核心 完全够用 IDE我们使用官方的安路TD软件 详细安装过程可去sipeed文档上查看 与开发程 ...
分类:其他好文   时间:2021-06-13 10:13:37    阅读次数:0
FPGA学习-4:初步入门点个灯
环境配置好后就正式进入verilog的学习了 先从最简单的点灯开始 我会向你们介绍最基础的数据类型和语法规则 仍然是从我们熟悉的界面开始 转到顶层模块 start中 首先,verilog都是以模块为单位进行编程 模块以 “module” “endmodule” 作为界限 如图既是定义一个模块star ...
分类:其他好文   时间:2021-06-13 10:12:36    阅读次数:0
135594条   上一页 1 ... 23 24 25 26 27 ... 13560 下一页
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!