1.1复位参考1.2stm32的时钟系统stm32时钟树:当HSI被用于作为PLL时钟的输入时,SYSCLK的最大频率不得超过64MHzstm32有以下四种时钟源(内部时钟源起振较快,刚上电时默认使用内部时钟源,外部时钟源叫稳定精确):高速外部时钟(HSE):外部晶振产生8MHz的时钟,为系统提供更...
分类：
其他好文 时间：
2015-02-06 11:05:26
阅读次数：
679
100mhz输入时钟，pll层40mhz和200zhm进入quartus，建立工程，新建图形文件，导入pll模块，设定pll相关参数。完成pll模块的建立，并生成pll.v文件建立modesim工程对pll模块进行打包建立激励文本pll_module_tp这样，modesim工作目录中除了pll.v...
分类：
其他好文 时间：
2015-01-22 23:20:34
阅读次数：
328
TOPIC : 1. Altera TimeQuest & SDC example : a. spi b. uart 2. pll reconfig example : a. b.Device : Cyc...
分类：
其他好文 时间：
2015-01-12 23:57:53
阅读次数：
291
图像传感器(image sensor)复位顺序1. 硬件复位寄存器；2. 软件复位寄存器；3. 设置时钟寄存器；4. 设置PLL倍频；5. 设置分辨率；6. 设置窗口控制；7. 设置输出顺序；8. 细调颜色，增益，白平衡；小常识：1. 锁相环(Phase Lock Loop) 特点：利用外部输入的参...
分类：
其他好文 时间：
2015-01-06 21:16:27
阅读次数：
205
时钟概念：★时钟脉冲：一个按一定电压幅度，一定时间间隔连续发出的脉冲信号；★时钟频率：在单位时间（如：1秒）内产生的时钟秒冲数；作用：时钟信号是时序逻辑的基础时钟的产生-晶振晶振：晶体振荡器，是用石英晶体精密切割做成。时钟产生-PLLPLL:（锁相环）合成器=外部晶体+PLL电路。S3C2440的主...
分类：
其他好文 时间：
2014-12-22 22:38:32
阅读次数：
325
如何摆放macro （memory，PLL，ADC，DAC，特殊IO等）整体摆放时，应该考虑：1）PLL，ADC，DAC要按照IO的要求放在边上2）macro与IO的关系，相同功能的要靠近3）要根据芯片内部的数据流，按顺序摆放4）如果是IOlimit设计，除PLL/ADC/DAC等与IO相连的mac...
分类：
系统相关 时间：
2014-12-16 18:44:44
阅读次数：
266
本帖转自于 ：http://www.cnblogs.com/jamesnt/p/3535073.html在xilinx ZC7020的片子上做的实验;[结论]普通IO不能直接作PLL的时钟输入,专用时钟管脚可以;普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input cl...
分类：
其他好文 时间：
2014-11-27 18:11:53
阅读次数：
567
转载自http://blog.chinaunix.net/uid-21658993-id-3129667.html在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。其实是四个时钟源，如下图所示（灰蓝色），PLL是由锁相环电路倍频得到PLL时钟。 ①、HSI是高速内部时钟，RC....
分类：
其他好文 时间：
2014-11-11 12:14:45
阅读次数：
288
随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成...
分类：
其他好文 时间：
2014-11-06 12:30:16
阅读次数：
1655
TMS320F28335上有一个基于PLL电路的片上时钟模块，为CPU及外设提供时钟有两种方式：
一种是用外部的时钟源，将其连接到X1引脚上或者XCLKIN引脚上，X2接地；
另一种是使用振荡器产生时钟，用30MHz的晶体和两个20PF的电容组成的电路分别连接到X1和X2引脚上，XCLKIN引脚接地。
我们常用第二种来产生时钟。此时钟将通过一个内部PLL锁相环电路，进行倍频。由于F28335...
分类：
其他好文 时间：
2014-11-05 13:03:00
阅读次数：
319
