ZCU102实现数组成员乘以2 (一) HLS IP核 功能：将长度为100的整形数组的所有成员乘以2。 source： arry_multi.h arry_multi.cpp testbench测试正常后，export RTL，导出IP核。 (二) vivado 三种类型的AXI总线： AXI4 ...
分类：
编程语言 时间：
2019-09-15 10:34:30
阅读次数：
170
写在前面的话 做很多图像算法的时候，我们经常需要用到模板运算（如sobel图像边缘检测、中值滤波、均值滤波等等），处理这些问题的时候，我们可以借助altera提供的移位寄存器IP核来简化我们的设计，从而提高设计效率。本节，梦翼师兄和大家一起学习这个适合用于模板运算的移位寄存器IP核的用法。 功能要求 ...
分类：
其他好文 时间：
2019-09-14 11:49:52
阅读次数：
176
写在前面的话 在项目设计中，我们通常需要在两个模块之间传输数据，如果两个模块的数据处理速率相同，那么自然没有任何问题，直接数据对接就可以。但是，如果两个模块的数据处理速度不同呢?数据接收模块和数据发送模块的速度不一致，必然会导致采集数据的遗漏或错误。那么，该如何解决这个问题呢？梦翼师兄的办法是在他们 ...
分类：
其他好文 时间：
2019-09-14 11:03:00
阅读次数：
194
写在前面的话 在项目设计中，我们通常需要使用一些固定的数据。如果是使用单片机，那么在数据量比较大的情况下，这些数据就必须存储在外挂的存储芯片中。那么，使用FPGA呢？在数据量不是特别大的情况下，我们可以将这些数据存储到FPGA片内的存储器中，这样既节约了板级成本，又可以保证数据不容易受到外界干扰。那 ...
分类：
其他好文 时间：
2019-09-13 11:28:00
阅读次数：
198
上一节。我们已经把USB2.0的同步读写都调试通过，包括使用CHIPSCOP抓取波形，但是USB2.0的功能绝不是仅仅这些，但是基于本次项目我们只需要这些。那么下来就是我们要讲解一下几乎每一个大项目都要用到的DDR。 具体关于DDR的一些基础知识，大家自行补习。话不多说。开始吧。 第一步：创建DDR ...
分类：
其他好文 时间：
2019-09-01 23:36:08
阅读次数：
235
关于FFT IP核的配置，网上有很多相关的资料可以参考，但是唯独涉及到scaled压缩因子设置这个参数，资料却非常匮乏，这是个什么参数，应该整么设置，设置后对结果输出会有什么影响，整样才能知道它设置的合理不合理？ 先来看一下官方说明手册里关于scaled的说明： 翻译过来就是：对于Pipelined ...
分类：
其他好文 时间：
2019-08-20 12:53:14
阅读次数：
224
Quartus里面的ROM IP核进行内容分配，需要在Wizard里面指定.mif文件。 本文有关细节和详细说明，请参照Quartus Prime 帮助文档v15.1 一个常见的mif文件如下所示： 说明：1、可以用%%完成多行注释，两个百分号之间的内容是注释内容。 2、除了CONTENT BEGI ...
分类：
其他好文 时间：
2019-07-28 20:19:01
阅读次数：
154
对常用的FIR，我们使用MATLAB的fdatool（或者filterDesigner） 设计滤波器，给定指标，生成系数。为了方便，我们将系数保存到文件，其保存格式比较简介，在此进行说明。 1、FIR II可以读取的文件，格式为系数+逗号，例如下面的3个系数的文件： 2、注意事项： （1）逗号后面不 ...
分类：
其他好文 时间：
2019-07-22 16:35:57
阅读次数：
141
根据上一篇生成的IP核，例化之后如上图，Local开头的数据是用户侧数据，其他数据暂时不用纠结，不用管。 这些是需要关注的信号，但是初学阶段很难对这些信号形成具体的概念，这里参考明德扬的代码进行二次封装。 封装之后只需要关注 上面这9个信号，当user_wdata_rdy为高电平的时候可以写入数据， ...
分类：
其他好文 时间：
2019-06-11 01:12:53
阅读次数：
141
打开IP核工具，然后选择Verilog HDL选项，填写路径，写入文件名DDR2_IP.V,点击next PLL reference clock frequency填入板子晶振的频率50MHZ，这里设置Memory clock frequency为133MHZ，Controller data rat ...
分类：
其他好文 时间：
2019-06-10 23:39:18
阅读次数：
268
