三、门级电路低功耗设计优化 （1）门级电路的功耗优化综述 门级电路的功耗优化(Gate Level Power Optimization，简称GLPO)是从已经映射的门级网表开始，对设计进行功耗的优化以满足功耗的约束，同时设计保持其性能，即满足设计规则和时序的要求。功耗优化前的设计是已经映射到工艺库 ...
分类：
其他好文 时间：
2017-05-28 14:57:07
阅读次数：
222
前面学习了进行低功耗的目的个功耗的构成，今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习，所以这里的功耗分析是基于DC中的power compiler工具；更精确的功耗分析可以采用PT，关于PT的功耗分析可以查阅其他资料，这里不涉及使用PT的进行功耗分析。 (1)功耗分析与流程概述 上一 ...
分类：
其他好文 时间：
2017-05-24 14:38:25
阅读次数：
1698
低功耗设计这个专题整理了好久，有一个月了,有图有证据： 然而最近一直有些烦心事、郁闷事，拖延了一下，虽然现在还是有点烦，但是还是先发表了吧。下面我们就来聊聊低功耗设计吧，由于文章比较长，因此我就不一次性发完，我整理之后再发上去。当然，这里的低功耗设计基本上是入门阶段，也就是大部分从理论角度进行阐述， ...
分类：
其他好文 时间：
2017-05-23 14:11:30
阅读次数：
224
最近，清华紫光，武汉新芯在存储芯片领域动作频频，让大家把目光投向了以前被忽略的存储芯片。长期以来，在CPU，GPU，基带等“先进”芯片聚光灯的掩盖之下，存储芯片一直处在默默无闻地步，不过，任何一个涉及到数字IC的产品，小到银行卡，大到服务器，都不可能离存储芯片而存在，因为一代宗师冯诺依曼曾指出现代计... ...
分类：
其他好文 时间：
2016-08-16 08:13:51
阅读次数：
305
AMBA简介随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。为此，业界出现了很多片上总线标准。其中，由ARM公司推出的AMBA片上总.....
分类：
其他好文 时间：
2015-10-15 16:04:03
阅读次数：
135
原帖地址 http://bbs.eetop.cn/thread-206314-1-69.html数字IC前端设计工程师：职能：负责RTL级的电路建模，单元级验证，附加：综合、算法。要求：需数集电知识。数字IC后端设计工程师：职能：P&R，layout版图设计。要求：需半导体物理工艺知识。模拟IC设计...
分类：
其他好文 时间：
2015-04-06 18:29:48
阅读次数：
1510
注： 本文为原创， 转载请注明出处和链接。
八月末来到哈尔滨找工作，威盛来的算是比较早的，应该是九月十几号具体日期记得不是很清楚，我报的北京的 ASIC logic职位，这个职位貌似招的人比较多，宣讲会弄得比较正式，去听了一下，有一个戴眼镜的HR长的很标致，本人还偷偷照了个像 - - ，当晚就通知第二天笔试，今年威盛笔试题和往年难度差不多，对基础要求比较高，同时会出一些比较有想法...
分类：
其他好文 时间：
2014-12-18 22:25:14
阅读次数：
222
