在高速电路中，工程师常常建议在高速总线上加33Ω串联电阻，理由有三：
用于阻抗匹配可以降低电压波动与振铃效应，减小信号边沿陡峭程度，减少高频噪声及过冲也方便调试
我在调试DSP6713访问SDRAM总线时，使用时钟频率50MHz。
第一个PCB版本使用0Ω串联电阻，测试SDRAM没有问题，但第二版PCB使用0Ω发现EMIF的时钟波形出现异常，读取SDRAM数据也出错。出错...
分类：
其他好文 时间：
2014-07-22 23:04:53
阅读次数：
274
1.一个阶跃输入，后面接戴维南电阻，测量点Vout，之后接其他设计电路，末端开路
理论上在同一时刻Vout也发生阶跃（例如 0到5V） 实际上，在t=0是，输出上升到一半，持续一段时间才会继续上升到5V
这是因为当导线非常长时，需要考虑信号传输时间 脉冲到达末端返回到Vo,Vo得到一个回波，两个2....
分类：
其他好文 时间：
2014-05-01 20:03:58
阅读次数：
298
光学软件 Apollo Photonic Solutions Suite 2.2
计算机辅助设计(CAD)系统,光子学设计软件，可用于光材料、器件、波导和光路等的设计。下一代光学设备及电路辅助设计软件.联 系 Q. Q：16264558 电
话：13963782271Apollo Photo...
分类：
其他好文 时间：
2014-05-01 15:54:29
阅读次数：
388
VHDL与Verilog硬件描述语言在数字电路的设计中使用的非常普遍，无论是哪种语言，仿真都是必不可少的。而且随着设计复杂度的提高，仿真工具的重要性就越来越凸显出来。在一些小的设计中，用TestBench来进行仿真是一个很不错的选择。VHDL与Verilog语言的语法规则不同，它们的TestBe.....
分类：
其他好文 时间：
2014-05-01 10:15:20
阅读次数：
382
1.反相器驱动电容的情形：电容来自于之后的门电路以及导线 P= Vs2/2Rl + CVs2 f
待机功率加上动态功率 用假设值计算，对于1Ghz，108（一个芯片上的门电路数目）门电路，待机功率会达到125Kw ,动态功率为250W
实际功率都在100W作用，因此前面的待机功率一定有问题 ...
分类：
其他好文 时间：
2014-05-01 01:11:51
阅读次数：
318
1.RC电路充电过程的能量特性： 电源提供的能量 Vs i 在T内积分
如果T远远大于时间常数，则该能量等于 CVs2 但是电容储存的能量等于 (1/2)CVs2
因此一半能量被电阻消耗，另一半则被电容储存起来2.RC电路放电过程的能量特性： 所以能量消耗在电阻上3.将两个过程相连，则电源消耗CVs...
分类：
其他好文 时间：
2014-04-30 21:12:47
阅读次数：
469
下面是触发器的电路，这个电路上下对称，分别都是一个或门连着一个非门，特别之处在于，它们各自的输出又分别是对方的输入。
合上R，上面的或门输入时1、0，经过上面的非门，Q=0，Q不发光。Q的结果会被反馈到下面的电路中，Q‘=1。也就是说，R=1的输入被反馈到了上面的电路中，然后即使断开R，灯泡Q...
分类：
其他好文 时间：
2014-04-30 03:04:35
阅读次数：
338
走马灯
如果将若干个上升沿D触发器首位相连，并把它们的CP端连在一起，让它们可以在同一时间触发，其中加粗的部分表示输入值为1，未加粗的部分表示输入值为0。
一旦开关按下，在电路接通的瞬间，所有触发器都会看到一个上升沿，于是它们的第一反应时将前一个触发器的输出保存起来，然后出现在各自的输出端Q上。.....
分类：
其他好文 时间：
2014-04-30 00:00:00
阅读次数：
526
