Cadence PVS 15.13 高性能DRC/LVS SoC级签收解决方案 Linux版 Intergraph PV Elite 2016 SP1 v18 压力容器和换热器设计软件MentorGraphics FloTHERM FloVENT FloMCAD PCB 电子热分析软件MentorG ...
分类：
其他好文 时间：
2016-10-04 18:52:01
阅读次数：
241
设计规则检查（即DRC）出现错误。根据我的经验，多数是安全距离出错，即你的元件与元件之间或导线与元件之间或导线与导线之间的距离小于设定的安全距离。你拉开距离或修改设计规则就可消除。如果你对安全距离要求不高（比如工作电压很低），可以不予理会，把DRC层关了就不会绿色了。 ---摘自百度
分类：
其他好文 时间：
2015-11-27 20:02:57
阅读次数：
123
PCB检查事项检查器件是否都放完，检查连接线是否全部布完，检查Dangling Line，Via，查看铜皮是否孤立和无网络铜皮，检查DRC，1.选择菜单Display-Status，查看标记处是否为0%2.执行Tool-Quick Report-Unplaced Component Report。3...
分类：
其他好文 时间：
2015-11-23 18:34:45
阅读次数：
132
#include<stdio.h>#include<string.h>my_hahaha(constchar*str,constchar*drc){inti;intj=0;for(i=0;str[i]!=‘\0‘;i++){inttem=i;intj=0;while(str[i++]==drc[j++]){if(drc[j]==‘\0‘){return&str[tem];}}i=tem;}returnNULL;}intmain(){char*s="guruichun";char..
分类：
其他好文 时间：
2015-10-27 15:29:56
阅读次数：
128
图（1）K4B4G1646B,DDR3图（2）JIA排针问题：理论上，引脚命名不能重复，图（1）和图（2）都存在重复的引脚命名，但在进行DRC检查和网表输出时图（1）无任何问题，图（2）却有错？原因：引脚属性不同图（3）引脚属性为:power如下图 图（4）引脚属性为：passive如下图解...
分类：
其他好文 时间：
2015-08-21 18:41:10
阅读次数：
230
STA分析前的env建立，包括clock,extern attributes,other DRC等
分类：
其他好文 时间：
2015-07-13 20:08:00
阅读次数：
422
protoc命令格式 protoc -I=SRC -cpp_out = DRC SRC\*.proto SRC：源路径；DRC:目的路径；当出现下面无法打开文件错误时，应在工程属性目录下的包含目录文件中添加工程所在路径 D:\!exercise\c++\protob1\protob1\错误 1 e....
分类：
其他好文 时间：
2015-04-05 23:06:29
阅读次数：
905
设计规则设置 Designer Rules Check（DRC）Electrical 电气规则。安全间距，线网连接等Routing 布线，线宽、过孔形状尺寸、布线拓扑、布线层、封装出线等SMT Surface Mount Technology，表面组装技术（表面贴装技术），贴片。贴片元件...
分类：
其他好文 时间：
2014-09-05 12:50:51
阅读次数：
312
PADS经验总结 1. 快捷键z+数字，能够快速查看相应层；直接z，会显示所有层； 2. 快捷键l+数字，在走线时能够快速切换层； 3. setup->design Rules能设置线宽，DRC规则以及网络线宽； 4. Drafting Toolbar->Board Outline and cut ...
分类：
其他好文 时间：
2014-08-21 01:31:53
阅读次数：
236
TannerToolsv16Win641CD集成电路设计环境TannerToolsPro是一套以布局为主的软体(L-Edit,L-Edit/DRC,L-Edit/Extract)，配合电路图的绘图输入软体(S-Edit)与电路层次的模拟软体(T-Spice)，构成了一套IC设计系统。TannerToolsPro工具，它可提供完整的集成电路设计环境，帮助初学者..
