1.框架总览 平台：vivado 2016.4 FPGA：A7 在实际应用中，我们几乎不可能自己去编写接口协议，所以在IP核的例程上进行修改来适用于项目是个不错的选择。 通过vivado 中有关PCIe的IP核，生成相应的例程，综合之后可以得到如下图的工程结构。 如果在自己的项目中直接使用IP核的话 ...
分类：
其他好文 时间：
2019-05-05 18:12:47
阅读次数：
214
IP包 IP核(Intellectual Property core)就是知识产权核或知识产权模块的意思，用于配置FPGA或其它硅芯片上的逻辑资源。 引用链接 "https://blog.csdn.net/u012224606/article/details/60958524" IP(Intelli ...
分类：
其他好文 时间：
2019-02-09 11:59:34
阅读次数：
186
一、前言 最近花费很多精力在算法仿真和实现上，外设接口的调试略有生疏。本文以FPGA控制OLED中的SPI接口为例，重新夯实下基础。重点内容为SPI时序的RTL设计以及AXI-Lite总线分析。当然做些项目时可以直接调用Xilinx提供的SPI IP核，这里仅出于练习的目的考虑。 二、接口时序分析 ...
分类：
其他好文 时间：
2019-02-05 13:15:03
阅读次数：
150
实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点 ...
分类：
其他好文 时间：
2019-01-28 00:52:31
阅读次数：
184
转自：https://blog.csdn.net/u014586651/article/details/84349328 1.概述 本文是总结aurora 64B/66B ip的学习成果。主要是从ip核的设置与ip的例程代码两方面来介绍aurora的使用情况。 2.参考文档 《pg074-auror ...
分类：
其他好文 时间：
2019-01-27 12:56:41
阅读次数：
1409
。 https://blog.csdn.net/u011435907/article/details/78233375在给别人用自己的工程时可以封装IP，Vivado用封装IP的工具，可以得到像xilinx的ip一样的可以配置参数的IP核，但是用其他工程调用后发现还是能看到源文件，如何将工程源文件加 ...
分类：
其他好文 时间：
2019-01-24 19:01:53
阅读次数：
353
摘要：虽然网上有很多fir的使用博客，但是呢？本文的fir是基于最新的IP核 fir II 来说的。在新版的软件中，搜索fir只剩下fir II 了。。。本文仅说明该IP的参数怎么设置，如何使用，在此笔者已经验证过了，大家可以自行到硬件上验证。 ...
分类：
其他好文 时间：
2019-01-04 17:16:16
阅读次数：
306
fpga存储图像方案讨论 本文不讨论片上ram 以及sram存储，在此进讨论基于sdram存储的情况，在此sdram指 sdr sdram ，ddr sdram ， ddr2 sdram ，ddr3 sdram等。 （——不用对这些sdram感到惧怕，在quartus中都可以生成他们的IP核，而对用 ...
分类：
其他好文 时间：
2018-12-30 02:57:33
阅读次数：
184
如果我们直接用Modelsim SE仿真 Altera IP核，首先会进入Quartus II目录下找到IP核对应的仿真库源文件，然后在Modelsim SE中进行编译，添加到Modelsim SE的仿真库中，在仿真对Altera IP核进行仿真时，然后选择对应的仿真库，才可以正常进行仿真。 然而， ...
分类：
其他好文 时间：
2018-11-28 23:36:58
阅读次数：
332
IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SOC阶段，IP核设计已经成为ASIC电路设计公司和FPGA提供商的重要任务，也是其实力体现。对于FPGA开发软件，其 ...
分类：
其他好文 时间：
2018-11-27 21:06:52
阅读次数：
901
