MIPS指令集架构自上世纪80年代出现后，一直在进行着更新换代，从最初的MIPS I到MIPS V，发展到可支持扩展模块的MIPS32、MIPS64系列，再到集成代码压缩技术的microMIPS32、microMIPS64。每个MIPS ISA都是其前一个的超集，没有任何遗漏，只有增加新的功能。...
分类：
其他好文 时间：
2014-07-09 09:17:04
阅读次数：
251
计算机很复杂，可以听歌、看电影、上网、玩游戏，内部是怎么工作的，这个问题太可怕了，太复杂了。
计算机很简单，只有加、减、乘、除、逻辑、移位、转移、存储、加载等几类可以做的操作，太简单了。
复杂？简单？其实取决于个人对事物的认识程度，认识的越多，了解的越深刻，那么就越接近本质，而本质往往都是简单的，比如大名鼎鼎的质能方程，一个简单的式子就解释了质量与能量的关系。
计算机就是一台计算的设备，而且是一台很基础的计算设备，只能计算小学数学课堂上讲授的四则运算，再加上一些并不复杂的与、或、非等逻辑运算，其余诸如平方、...
分类：
其他好文 时间：
2014-07-08 21:12:53
阅读次数：
285
使用Verilog HDL设计实现了一款兼容MIPS32指令集架构的处理器——OpenMIPS。OpenMIPS处理器具有两个版本，分别是教学版和实践版。教学版的主要设想是尽量简单，处理器的运行情况比较理想化，与教科书相似，便于使用其进行教学、学术研究和讨论，也有助于学生理解课堂上讲授的知识。实践版的设计目标是能完成特定功能，发挥实际作用。...
分类：
其他好文 时间：
2014-07-06 11:36:50
阅读次数：
215
可编程中断控制器Programmable Interrupt Controller（PIC）用来响应各种中断事件，如：键盘事件、串口数据到达等，PIC收集所有的中断，并通知CPU中断到达，后者转入到中断处理例程进行处理。OR1200最多支持32个中断。其功能实现主要依靠两个特殊寄存器：中断屏蔽寄存器PICMR、中断状态寄存器PICSR。通过PICMR可以设置是否屏蔽某些中断，通过PICSR可以知道中断源的信息。...
分类：
其他好文 时间：
2014-07-04 08:13:56
阅读次数：
303
计时器模块（Tick Timer：TT）一般用在操作系统的进程调度、用户程序的定时参考等。TT内部会对时钟周期计数，当计数值达到一个预设值时，会产生中断，通知处理器进行处理。其实现的主体是两个特殊寄存器：计时器单元计数寄存器TTCR、计时器单元模式寄存器TTMR，通过这两个SPR的不同配置，实现不同的工作模式，以及计时中断的产生。TTCR、TTMR是第10组特殊寄存器...
分类：
其他好文 时间：
2014-07-02 16:34:11
阅读次数：
472
WB_BIU模块是OR1200处理器与外部Wishbone总线连接的接口模块，15.1节给出了WB_BIU模块的对外连接关系，并指出WB_BIU模块的三个作用。因为OR1200处理器支持Wishbone B3版本，所以在15.2节介绍了Wishbone B3版本中的寄存反馈总线周期，重点说明了其中的周期类型识别地址标签CTI_O/CTI_I、突发类型扩展地址标签BTE_O/BTE_I的作用。...
分类：
其他好文 时间：
2014-07-01 15:31:19
阅读次数：
550
SB的作用是通过缓冲存储操作，从而加快存储操作。其原理是这样的：当执行存储操作时，可能需要通过WB_BIU将要写的数据写入外部Memory，尤其是在通写法模式下，每次执行存储操作都要将数据写入外部Memory，这样会等待外部Memory完成存储操作，在此期间，CPU处于暂停状态，降低了CPU的效率，引入SB后，如果是存储操作，那么SB模块将本次操作保存起来，同时立即向DCache返回一个存储完成信号（dcsb_ack_o为1），使得CPU可以继续执行，然后SB模块会接着完成被其保存起来的存储操作。在SB内部...
分类：
其他好文 时间：
2014-06-28 07:46:47
阅读次数：
374
存储指令执行阶段DCache失靶这种情景在通写法、回写法策略下有不同的执行过程，在通写法策略下直接写存储器中对应的地址，不操作DCache。在回写法策略下，首先判断目的地址对应的DCache中目录表的line是否被修改，如果是（Dirty为1），则将该line写回到内存，然后将目的地址所在的内存块读入DCache，填充到对应line，然后再修改DCache中对应目的地址的数据；如果目的地址对应的line没有被修改（Dirty为0），那么直接将目的地址所在的内存块读入DCache，填充到对应line，然后再修...
分类：
其他好文 时间：
2014-06-26 08:05:36
阅读次数：
446
DCache中缓存的是数据，而ICache中缓存的是指令，这就是DCache与ICache的根本区别，由此也决定了DCache的特别之处。指令存储在指令存储器中，且指令存储器是只读的，对应只有一个取指操作，但是数据存储在数据存储器中，且数据存储器是可读、可写的，对应加载、存储两个操作。一般情况下，指令存储器、数据存储器都属于内存的一部分，有时就是内存中同样的地址空间。
当向数据存储器中存储数据且DCache命中时，称之为写命中，可以采用两种策略：...
分类：
其他好文 时间：
2014-06-22 20:20:42
阅读次数：
353
通过对使用DCache各种情景的分析以实现对DCache模块的剖析，使用到DCache的情景有如下几种：
（1）l.mtspr指令写DCache中的特殊寄存器（分通写法、回写法）
（2）存储指令执行阶段DCache失靶（分通写法、回写法）
（3）加载指令执行阶段DCache失靶（分通写法、回写法）
（4）存储指令执行阶段DCache命中（分通写法、回写法）
（5）加载指令执行阶段DCache命中（DCache的工作过程在通写法、回写法下是...
分类：
其他好文 时间：
2014-06-22 17:02:20
阅读次数：
426
