初学SystemVerilog我们在Verilog的基础之上提供了很多改进的数据结构。本章将分为几篇文章来讲述一下对验证很有用的数据结构。 2.1 Verilog中的数据类型 通常，在Verilog中我们有两种常见的数据类型：变量和线网。他们各自有0、1、Z、X这四种状态。其中最为常见的应用也就是 ...
分类：
其他好文 时间：
2018-05-10 11:14:06
阅读次数：
345
一：认识sv 1：关键字 verification，assertion，coverage，功能验证，simulation技术，OOP属性 2：主要内容 （1）verification plan and environment,验证计划，目标 （2）sv constructs；sv的语法 （3）sv ...
分类：
其他好文 时间：
2018-05-09 19:30:05
阅读次数：
166
本想第一章就将导论一起写完，但是总觉得对一些重要的概念还是想以小篇幅的形式突出重点写出来，所以接下来的这篇文章就是对上篇文章的延续。 1.6 随机化对象 以一个初入验证领域的人来讲，所谓的随机化就是 数据字段 ，这种激励最容易创建 只需要调用$random()函数即可。但是这种随机数据在找漏洞方面的 ...
分类：
其他好文 时间：
2018-05-08 11:16:26
阅读次数：
140
作为一名验证工程师，你应该尽可能细致深入地去检验设计，并提取出所有可能的漏洞。在流片之前每发现一个漏洞就意味着最终到顾客手里就会少一个漏洞。接下来我将更新一个系列的文章来讲述SystemVerilog这门验证语言，希望能够学有所长。本章内容就做一个大体的介绍，有很多东西也许解析不到位，希望以后能修改 ...
分类：
其他好文 时间：
2018-05-08 11:13:49
阅读次数：
156
原文地址； http://blog.csdn.net/gtatcs/article/details/8970489 SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了 ...
分类：
其他好文 时间：
2018-02-21 10:48:17
阅读次数：
184
我们知道，verilog语法标准中是没有program的，program是systemverilog语法标准新增的内容。 那么，为什么要新增一个program呢？主要考量是基于电路的竞争与冒险。 为避免仿真和设计竞争问题(race condition)，systemverilog中引入了progra ...
分类：
其他好文 时间：
2017-12-27 14:09:57
阅读次数：
429
在Verilog中，设计组合逻辑和时序逻辑时，都要用到always： 仅从关键字上，看不出设计者想要一个什么样的电路。 SystemVerilog把always关键字细化了。对不同的设计要求有不同的关键字： comb是combinational的缩写，always_comb表示设计者想要设计一个组合 ...
分类：
其他好文 时间：
2017-12-03 19:03:56
阅读次数：
247
" Vim syntax file " Language: SystemVerilog " Maintainer: Stephen Hobbs " Last Update: Wed Jun 14 15:56:00 BST 2006 " Built on verilog.vim from vim63 ... ...
分类：
系统相关 时间：
2017-08-21 00:21:36
阅读次数：
255
编辑 ~/.ctags， 添加以下代码：--exclude=.SOS--exclude=.git--exclude=nobackup--exclude=nobkp--exclude=results--exclude=*.log --langdef=SystemVerilog--langmap=Sys ...
分类：
其他好文 时间：
2017-07-10 10:37:16
阅读次数：
184
1. 在_vimrc文件末尾添加： 2. 修改Vim\vim73下的filetype.vim文件，在末尾加入： 3. 将systemverilog.vim文件放入以下文件夹： ：Vim\vimfiles\syntax systemverilog.vim文件内容 ...
分类：
其他好文 时间：
2017-05-30 17:47:00
阅读次数：
213
