在FPGA中，乘法运算可以分为 1）信号与信号之间的运算，用乘法器核实现； 2）常数与信号之间的运算，利用移位及加减法实现。 A x 16 = A左移4位； A x 20 = A x 16 + A x 4 = A左移4位 + A左移2位； A x 27 = A x 32 - A x 4 - A
分类：
其他好文 时间：
2016-03-19 17:56:55
阅读次数：
123
实验指导书及代码包下载： http://pan.baidu.com/s/1dEijBs1 iCore3 购买链接： https://item.taobao.com/item.htm?id=524229438677
分类：
其他好文 时间：
2016-03-14 13:50:38
阅读次数：
137
芯片特点: 1.数据总线和程序总线分开的哈弗结构 2.采用流水线技术,每条指令都由片内的多个功能单元完成取址译码取数执行等多个步骤. 3.有独立的加法器和乘法器,能够在同一时钟周期完成累加相乘运算. 数字信号处理器(DSP),通用微处理器(MPU),微控制器(MCU)三者的区别在于:DSP 面向高性...
分类：
其他好文 时间：
2016-02-27 15:09:22
阅读次数：
169
本文摘自《verilog数字系统设计教程》乘法器分为两种：逐位进位并行乘法器（共需要33个门电路延迟），进位节省乘法器（需要18个门电路延迟）*******************************************************************************...
分类：
其他好文 时间：
2015-10-17 16:00:06
阅读次数：
3129
频谱仪基本方案前面资料小结已经贴出，这里讨论方案的基本框架与可实现性。基本要求：1mV~5V，100kHz~100MHz一、频谱变换方案讨论(1)采用乘法器一级下变频，优点：电路简单，操作简单，缺点：存在镜像分量，只有当RF信号大于一半信号频谱时，才能有效排除镜像分量，对于我们这个题目，则本振频率L...
分类：
其他好文 时间：
2015-07-27 20:36:17
阅读次数：
92
spld、cpld和fpga等可不管什么样的逻辑是大自然来实现。任何逻辑可以由多项式来表示（要么逼关闭）。比多项式乘法和处理操作仅此而已。而就。您可以在门线上用。或门添加剂。fpga扩展架构SOPC，那是片上可编程系统。为两种，一种是纯FPGA架构的SOPC，称SOPC系统。一般内嵌乘法器、乘加器、...
分类：
其他好文 时间：
2015-07-23 15:33:21
阅读次数：
109
频谱仪基本框架：基本原理基于这个公式：sin(w0*t+m)*sin(w1*t) = {cos[(w0-w1)*t+m]+cos[(w0+w1)t+m]}/2上式用模拟乘法器(混频器)实现，w0为频谱仪输入频率，w1为受控本振频率，通过LBP之后滤除(w0+w1)项，检测(w0-w1)项；sorry...
分类：
其他好文 时间：
2015-07-11 13:29:16
阅读次数：
119
1.lut乘法器：ab=((a+b)2)/4-((a-b)2)/4（一）取得I1，取得I2。I1<={A[7],A}+{B[7],B};//C=A+B;I2<={A[7],A}+{~B[7],(~B+1'b1)};//C=A-B;（二）正值化I1和I2。I1<=I1[8]?(~I1+1'b1):I1...
分类：
其他好文 时间：
2015-06-14 15:01:53
阅读次数：
242
FPGA面积优化1 对于速度要求不是非常高的情况下，我们能够把流水线设计成迭代的形式，从而反复利用FPGA功能同样的资源。2 对于控制逻辑小于共享逻辑时，控制逻辑资源能够用来复用，比如FIR滤波器的实现过程中，乘法器是一个共享的资源，我们能够通过控制资源实现状态机，从而复用乘法器，当然这样也牺牲了面...
分类：
其他好文 时间：
2015-05-09 11:39:41
阅读次数：
210
IP核（IP Core）
Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。
使用Verilog调用IP核
这里简单举一个乘法器的IP核使用实例，使用Verilog调用。首先新建工程，新建demo.v...
分类：
其他好文 时间：
2015-05-06 13:17:53
阅读次数：
197
