当对目标模块进行RTL描述后，习惯先会用Modelsim做一下功能仿真。当我们写好Tensbench文件，直接在Modelsim SE中对源文件（design和Testbench）进行编译时，如果源文件中存在相应的语法错误或者逻辑错误，一般都会提示错误大概存在于哪一行，我们找到对应的行修改代码就行了 ...
分类：
其他好文 时间：
2018-11-27 14:38:37
阅读次数：
260
1、新建工程项目，填写项目存储路径和工程名，不要出现中文路径 2、添加已存在文件（可选），在【File name】下选择已经存在的工程项目，利用【Add】或【Add all】命令添加文件到新工程，点击【Next】 3、选择芯片类型，这里我选择ALtera公司的CycloneⅡ系列，208管脚，并在【 ...
分类：
其他好文 时间：
2018-10-21 16:49:00
阅读次数：
448
Jupyter Notebook 快速入门 Seaborn中文教程 Quartus II 9.0基本设计流程-verilogHDL 变设龙智能抠图 Pandas中文文档 掘金上的CMake使用教程 ...
分类：
其他好文 时间：
2018-10-21 11:20:30
阅读次数：
142
双击打开Quartus软件你将看见如下界面，你可以重新创建一个工程或打开原有工程进行再次设计，本次实例以重新建立工程为例，选择create a new project，对弹出的对话框点击下边的next。 在工程路径页面添加你的工程路径、名字，需要注意的是不能包含有中文。如果你之前创建过工程则可以选择... ...
分类：
其他好文 时间：
2018-09-12 22:59:01
阅读次数：
234
用状态机思想编写的verilog代码生成状态机图会很方便检查和调试，quartus好像可以直接生成，ISE不行，需要用modelsim，步骤如下。 右键单击Simulate Behavioral Model，选择Process Properties。然后把Property display level ...
分类：
其他好文 时间：
2018-09-06 14:51:07
阅读次数：
1312
软件安装以及新建文件等不再赘述，博主用的Quartus 9.0，有需要私信。 module后面的模块文件名需要与项目文件名（something.v）一致。 推荐博文 assign专题 https://www.jianshu.com/p/5f777d5cd901 always描述时序逻辑电路 http ...
分类：
其他好文 时间：
2018-09-06 02:50:43
阅读次数：
162
rbf文件是Quartus编译生成的fpga配置文件的二进制数据量格式的文件，主要用于使用外部主机通过PS方式配置FPGA。 在含ARM硬核的SoC FPGA中，可以使用HPS配置FPGA，配置时分为两种情况，一种是在HPS处于uboot启动阶段时通过u-boot配置，一种是Linux启动之后通过应 ...
分类：
其他好文 时间：
2018-07-30 12:13:03
阅读次数：
2591
转自https://blog.csdn.net/acang301/article/details/50471067?locationNum=12一、Windows无法正常驱动USB-Blaster 解决办法：自行手动安装驱动， 参考文章：http://blog.csdn.net/chengbozhe ...
1、 新建一个文本文件，保存为任意但有意义的名字，如：sof_to_rbf.bat，注意，保存时请不要使用默认的格式，应该手动从.txt切换为all files 2、 在文本中输入以下内容: %QUARTUS_ROOTDIR%\\bin64\\quartus_cpf -c DE1_SOC_golde ...
分类：
其他好文 时间：
2018-07-03 01:01:19
阅读次数：
674
我在研究NIOS的UART時有遇到一些問題，做一下分享。 Nios II在讀取周邊設備資訊時，可以用輪詢跟中斷方式兩種方式來讀取資料。 測試前的前置作業： 1.在Qsys中加入一個UART，並在Quartus中將新增的UART裝置的RX、TX對接。 問題一： 使用輪詢方式讀程式 當我用以下程式碼去輪 ...
分类：
移动开发 时间：
2018-06-03 14:23:42
阅读次数：
225
