今天重新补习了一下二进制原码，反码和补码之间的关系以及正数变负数，负数变正数之间的关系。瞬间感觉好晕，赶紧仔细研究： 原码就是符号位加上真值的绝对值。正数原码是其本身，负数符号位为1. 正数的反码和补码都是其本身，负数反码为符号位不变，其余各位依次取反；补码为符号位不变，其余各位依次取反后加1。 这...
分类：
其他好文 时间：
2015-04-10 00:58:42
阅读次数：
340
综合时指定一下乘法器的类型，比如Wallace乘法器// synopsysdc_script_begin// set_implementationwall mult_u1// synopsysdc_script_endDW02_mult #(A_width,B_width) mult_u1(A,B,...
分类：
其他好文 时间：
2014-12-16 18:30:45
阅读次数：
740
今天同学给我说FIR滤波器的时序对不上，他说乘法器延迟太大，就用左移了，可是仿真时左移还是2周期才能移完，移位寄存器代码如下：always @(posedge clk)begin a <= {in[8:0],0}; out <=a;end 看见这段代码之后我立即认识到这是通过两个周期完成的事情，第一...
分类：
其他好文 时间：
2014-12-16 18:25:30
阅读次数：
171
booth算法充分的利用到了补码的重要性，使得我们在利用补码进行计算时减少了很多时序。下面的表格是我们假设2 作为乘数所进行的分析。接下来，我将用代码向大家阐述。1、开始的时候在乘数2的‘负一位’加上一个默认0值001002、先判断[0:-1],结果是2‘b00,表示’0‘ 即没有操作001003、...
分类：
编程语言 时间：
2014-12-13 21:46:44
阅读次数：
422
解决FPGA时序问题的八大忠告
忠告一、、如果时序差的不多，在1NS以内，可以通过修改综合，布局布线选项来搞定，如果差的多，就得动代码。
忠告二、看下时序报告，挑一个时序最紧的路径，仔细看看是什么原因导致，先看逻辑级数是多少？是哪种电路有问题，乘法器 或者还是RAM接口数据 先弄清楚哪儿的问题
忠告三、搞时序优化的话 插入寄存器是王道 但也要看具体情况 不...
分类：
其他好文 时间：
2014-12-09 10:32:16
阅读次数：
157
module multiplier(input clk,rst,input [7:0] A,B,output [16:0] C);reg [3:0] cnt;reg [16:0] temp;always@(posedge clk or negedge rst)if(!rst)begincnt<=0;...
分类：
其他好文 时间：
2014-10-25 20:00:40
阅读次数：
335
摘 要：本文介绍了FIR抽取滤波器的工作原理，重点阐述了用XC2V1000实现FIR抽取滤波器的方法，并给出了仿真波形和设计特点。
关键词：FIR抽取滤波器；流水线操作；FPGA
用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V100...
分类：
其他好文 时间：
2014-10-20 23:31:33
阅读次数：
430
在微处理器芯片中，乘法器是进行数字信号处理的核心，同时也是微处理器中进行数据处理的关键部件。乘法器完成一次操作的周期基本上决定了微处理器的主频。乘法器的速度和面积优化对于整个CPU的性能来说是非常重要的。为了加快乘法器的执行速度，减少乘法器的面积，有必要对乘法器的算法、结构及电路的具体实现做深入的研究。
Booth算法与乘法器的一般结构
乘法器工作的基本原理是首先生成部分积，再将这些部分积相加...
分类：
其他好文 时间：
2014-10-18 22:26:33
阅读次数：
310
spld、cpld及fpga等能实现任何逻辑的本质是，任何一个逻辑都能由多项式表示（或逼近）。多项式无非就是乘运算和加运算。而正好，与门符合乘，或门符合加。
fpga扩展架构SOPC，即片上可编程系统。分为两种，一种是纯FPGA架构的SOPC，称SOPC系统。一般内嵌乘法器、乘加器、吉比特传输模块等等，可以使原来利用逻辑实现的资源消耗多、速度慢的算法得到很大的优化。另一种是围绕FPGA的...
分类：
其他好文 时间：
2014-09-17 10:20:32
阅读次数：
234
笔记之Cyclone IV第一卷第二章Cyclone IV器件中的嵌入式乘法器
分类：
其他好文 时间：
2014-08-28 00:50:48
阅读次数：
244
