一、3W原则 为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。 二、20H原则（电源层内缩） 由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。 为了减 ...
分类：
其他好文 时间：
2016-07-23 13:40:42
阅读次数：
509
注明出处：http://www.cnblogs.com/einstein-2014731/p/5650943.html Cadence用起来比AltiumDesigner要麻烦些，但是也更开放，更灵活，使用习惯了是个不错的选择。 用Allegro画PCB中添加汉字的方法在网上找的，总结了下。 1、安 ...
分类：
其他好文 时间：
2016-07-07 19:05:49
阅读次数：
622
运行allegro.exe,没有找到cmlib.dll,因此这个应用程序未能启动。重新安装应用程序可能会修复此总问题。 按照网上的方法： 如果运行Capture.exe找不到cdn_sfl401as.dll，如果运行allegro.exe找不到cnlib.dll，（上面俩个库文件都在C:/Caden ...
分类：
其他好文 时间：
2016-07-01 22:47:08
阅读次数：
373
第01讲 Allegro常用组件介绍 视频链接：http://v.qq.com/boke/page/x/0/t/x01971bp44t.html 02-Cadence OrCAD原理图篇 视频链接：http://v.qq.com/page/d/2/4/d0193vi0i24.html ...
分类：
其他好文 时间：
2016-06-18 23:47:58
阅读次数：
195
1、规则约束中，左侧的same net spaceing中的option需要选true,同时菜单栏中的Analyze--analysis modes把很多选项都要勾上。 2、需要检查Dangling Line，Tools quick report Dangling Line Report。 3、需要 ...
分类：
其他好文 时间：
2016-06-13 15:30:24
阅读次数：
168
使用中无意出现此情况 无奈重新打开文件时发现brd文件下面有个.brd.lck文件，顺手删掉，回复正常~ 此为bug解bug，具体方法下次遇到再仔细研究是为什么~ 养成隔几分钟手动保存的好习惯，防止bug哪天要作~ ...
分类：
其他好文 时间：
2016-05-31 01:06:35
阅读次数：
1518
首先确认你工程默认的单位是mil还是mm 例子为mils 在下面的选项中选择另外一项mm即可（如本身是mm，这里选择mils） 点击Apply，然后OK，操作测量功能，如下图所以效果： ...
分类：
其他好文 时间：
2016-05-30 14:33:10
阅读次数：
1582
pcb布线时，有时候会从器件的焊盘往外拉线，为了避免出现类似情况 出现锐角焊盘内绕线等等 可在add connect操作下，右键勾选Enhance pad Entry来增强焊盘进入的约束，可有效防止上述情况的出现 具体效果可勾选后在slide（修线）命令下，对线进行操作体会。 ...
分类：
其他好文 时间：
2016-05-30 14:32:29
阅读次数：
180
protobuffer是google推出的一种数据传的方式,具体压缩，体积小的特点 protobuffer本身不支持php，若要把.proto文件转化为php支持的文件，需要使用第三方的程序 allegro/php-protobuf 或 drslump/Protobuf-PHP 参考 http:// ...
分类：
Web程序 时间：
2016-05-08 16:37:01
阅读次数：
1211
