zynq-SD卡启动和Flash启动（QSPI） 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望能够从SD卡启动和通过QSPI从FLASH启动 工程使用上节的工程，在此基础进行修改 打开SD卡和QSPI的外设 输出文件 首先重置输出 生成bit文件 建立工 ...
分类：
其他好文 时间：
2019-02-13 22:39:10
阅读次数：
362
zynq-MIO 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望IO输出高电平，点亮LED灯 工程还用之前上一节创建的工程，可以新建个文件夹，把工程拷贝过来。 打开工程，打开原理图 设置MIO输出 引脚约束，有两种方法，一种是新建xdc文件，自己写引脚约束 ...
分类：
其他好文 时间：
2019-02-13 10:52:21
阅读次数：
454
一、前言 最近花费很多精力在算法仿真和实现上，外设接口的调试略有生疏。本文以FPGA控制OLED中的SPI接口为例，重新夯实下基础。重点内容为SPI时序的RTL设计以及AXI-Lite总线分析。当然做些项目时可以直接调用Xilinx提供的SPI IP核，这里仅出于练习的目的考虑。 二、接口时序分析 ...
分类：
其他好文 时间：
2019-02-05 13:15:03
阅读次数：
150
动态部分重配置技术 DPR(Dynamic Partial Reconfiguration)可以使得PL的一个部分或几个部分在运行时刻被完全地重新配置。这些部分需要被指定为可重配置分区(Reconfigurable Partition,RP),并且在PL的其他部分还继续工作的时候，RP的功能可以被完 ...
分类：
其他好文 时间：
2019-02-01 19:53:56
阅读次数：
243
前言 我Win10系统上的Xilinx Platform Studio打不开，无奈之下换用Vivado。这篇粗略地介绍Vivado创建FPGA工程的流程 新建工程 打开vivado，点New Project然后Create a New Vivado Project点next再填写工程名、工程路径点n ...
分类：
其他好文 时间：
2019-01-29 10:59:45
阅读次数：
271
实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点 ...
分类：
其他好文 时间：
2019-01-28 00:52:31
阅读次数：
184
。 https://blog.csdn.net/u011435907/article/details/78233375在给别人用自己的工程时可以封装IP，Vivado用封装IP的工具，可以得到像xilinx的ip一样的可以配置参数的IP核，但是用其他工程调用后发现还是能看到源文件，如何将工程源文件加 ...
分类：
其他好文 时间：
2019-01-24 19:01:53
阅读次数：
353
Xilinx 平台：ISE 14.7/Vivado 2014.4+； Lattice 平台：Diamond软件自动识别，免驱动； Altera 平台：安装相关插件，支持； 串 口：波特率最高达921600； JTAG 时 钟：~30MHz； 参 考 电 压：1.8V≤Vref≤5.0V； ...
分类：
其他好文 时间：
2019-01-14 00:22:42
阅读次数：
497
学习资料下载地址：http://www.edawiki.com 开篇体会; Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA的并行执行，着力于解决大数据处理、人工智能等复杂高性能算法处理。 新的设计工具的推出，vivado HLS，更加注重嵌入式系统 ...
分类：
其他好文 时间：
2019-01-10 19:32:48
阅读次数：
204
开课学习，坚持下去。 让运动【写博客】成为习惯！ 首先对于FPGA的学习，需要准备2个条件，一个是硬件环境，一个是软件环境，硬件环境无所谓，可以自己low一个板，也可以某宝买一个板，当然最靠谱的还是在xilinx的官网买一个评估板，评估板例程多且权威，楼主力荐。 对于硬件的选择，大同小异，大家各凭爱 ...
分类：
其他好文 时间：
2019-01-10 12:06:41
阅读次数：
175
