#include #define LL long long #define fi first #define se second #define mk make_pair #define PLL pair #define PLI pair #define PII pair #define SZ(x)... ...
分类：
其他好文 时间：
2018-12-30 22:06:06
阅读次数：
293
#include #define LL long long #define fi first #define se second #define mk make_pair #define PLL pair #define PLI pair #define PII pair #define SZ(x)... ...
分类：
其他好文 时间：
2018-12-29 23:10:42
阅读次数：
347
对DSP进行开发时，需要对其底层的硬件及外设进行相应的配置，当配置完成后才可以将其相应模块激活，才可以在其内部进行程序编写及调试处理。下面对程序配置及操作进行简单的整理，仅供参考。 第一步：初始化系统控制，PLL，看门狗，使能外设时钟等，一般调用函数InitSysCtrl()； 第二步：初始化GPI ...
分类：
其他好文 时间：
2018-12-07 12:03:46
阅读次数：
218
题目传送门： "https://agc007.contest.atcoder.jp/tasks/agc007_e" 题目翻译 现在有一个二叉树，除了叶子每个结点都有两个儿子。这个二叉树一共有$m$个叶子，你需要从$1$号点出发，旅行$m+1$天后回到$1$号结点，其中前$m$天每天需要在叶子节点结束 ...
分类：
其他好文 时间：
2018-12-02 20:02:36
阅读次数：
222
进了STOP模式后，PLL停掉了，所以，如果开始的时钟配置，用的是PLL，那么唤醒后，需要重新配置RCC。 如果使用的是PLL,及时是用MSI作为时钟源，放大出来的，比如4M的MSI，PLL放大到48M，或者8M，STOP模式唤醒后，还是得重新配置时钟，因为用的是PLL。 如果为了节省时间，想退出S ...
分类：
其他好文 时间：
2018-11-30 11:39:15
阅读次数：
331
jenkins最简单的安装方式呢，就是直接去官网下载jenkins的war包，把war丢到tomcat里运行，直接就能打开了。 Jenkins官网：https://jenkins.io/download/ 超简单的，我已经成功了。 二、最近又使用yum方式安装了一遍。 借鉴博客：https://bl ...
分类：
其他好文 时间：
2018-11-26 16:19:10
阅读次数：
149
外部时钟 时钟信号的来源在FPGA芯片外部，通常的，外部时钟对于FPGA来说是必需的，因为FPGA内部没有供内部逻辑使用的时钟和激励电路。 2内部时钟 再生时钟 再生时钟是以一个输入时钟作为参考，在此基础上通过调整其频率和相位产生的新时钟，FPGA中产生再生时钟信号的模块只有PLL和DCM（注意，两 ...
分类：
其他好文 时间：
2018-11-20 21:44:01
阅读次数：
192
有3种时钟， HSI，High Speed Internal，默认是这个 HSE，High Speed External，用外置晶振，官方开发板默认晶振为25MHz，stm32f4xx.h中有定义HSE_VALUE为25MHz，启明为8MHz PLL，内部锁相环，可以有输出，输入可以为HSI或HSE ...
分类：
其他好文 时间：
2018-11-18 18:16:33
阅读次数：
354
题目传送门 题解：F[i][j] 表示 对于第一个数列枚举到i来说， 第二个数列以j结尾的最大长度是多少。 那么对于更新 F[i] -> F[i+1]来说 如果 a[i+1] == b[j] 那么我们就可以找到前面最大F[i][k]( k < j && b[k] < a[i+1])的值， 把他更新。 ...
分类：
其他好文 时间：
2018-11-08 11:38:53
阅读次数：
193
MT2511芯片资料、数据表、原理图资料共享 日常给大家分享MTK芯片资料，论坛上有很多关于MTK芯片资料，是一个资料共享的平台，各种型号，包括规格书，原理图，设计表等开发资料，需要的可以到闯客网技术论坛下载，也可以加群获取：813238832 资料链接：https://bbs.usoftchina ...
分类：
其他好文 时间：
2018-11-07 19:56:42
阅读次数：
283
