新建一个工程 选择工程保存路径，为工程取一个名字 Page 2 of 5 直接点击next Page 4 of 5 直接点击next 下面为工程添加文件 需要注意模块名和模块所在文件的文件名要一致，下面的代码保存在Wave.v这个文件中 module Wave( input i_clk, input ...
分类：
其他好文 时间：
2017-10-26 13:26:10
阅读次数：
221
前言 本文解决方法来源： http://quartushelp.altera.com/13.1/mergedProjects/hdl/vlog/vlog_file_dir_ram.htm 如果你自己Verilog语言写一个memory，比如下面这样的： 你放在quartus软件中编译一下，你会惊喜的 ...
分类：
其他好文 时间：
2017-10-13 19:00:19
阅读次数：
863
FPGA组成、工作原理和开发流程 原创 2012年01月07日 09:11:52 9402 0 4 原创 2012年01月07日 09:11:52 9402 0 4 ********************************LoongEmbedded********************** ...
分类：
其他好文 时间：
2017-10-13 12:35:13
阅读次数：
174
越来越多的人使用NIOS II。毕竟，NIOS II是世界上功能最多的软核处理器。 NIOS EDS通常是在装QUARTUS的时候一起装上的。通常我们在用的时候都是以模板建立工程的。 在很多情况下，我们安装QUARTUS后，能够运行NIOS EDS，即eclipse，但在建立工程的时候，发现没有出现 ...
分类：
移动开发 时间：
2017-10-12 17:05:03
阅读次数：
341
基于dsp_builder的算法在FPGA上的实现 一、摘要 结合dsp_builder、matlab、modelsim和quartus ii等软件完成算法的FPGA实现。 二、实验平台 硬件平台：DIY_DE2 软件平台：quartus ii9.0 + ModelSim-Altera 6.4a ( ...
分类：
编程语言 时间：
2017-10-11 15:17:37
阅读次数：
190
从开学开始写程序，写了大约三个周，程序写的差不多了，然后又调试了一个周，今天可以将ov7670采集的数据显示在显示屏上面了，在调试的过程 遇到了很多bug，简单的几分钟能解决，麻烦的可以调试上一天，而且quartus编译速度又慢，调试一次就得几分钟，等的过程也是比较煎熬的。趁现在刚调试 过了没多久， ...
分类：
其他好文 时间：
2017-09-29 21:08:13
阅读次数：
159
IP核生成Quartus生成DDR2 ip流程如下：点击菜单栏的Tools->MegaWizard Plug-In Manager，弹出 选择IP类型，保持路径即文件名等，如下图 点击next，按下图设置：输入时钟50Mhz，DDR驱动时钟150Mhz，Full rate模式，位宽32Bit，器件选... ...
分类：
其他好文 时间：
2017-09-24 18:19:51
阅读次数：
1075
compile led_test的时候出现下面错误： Internal Error: Sub-system: CUT, File: /quartus/db/cut/cut_post_syn_util.cpp, Line: 709 name_to_atom_map[iname] == 0 解决方法：删 ...
分类：
数据库 时间：
2017-09-19 11:25:21
阅读次数：
303
前言 quartus提供了片内存储器的实时查看与修改，而不用编译工程，很棒。你可以方便的查看到存储器中到底存储了什么东西。 流程 1.打开： 2.主界面： 3.设置jtag项之后，查看即可。 signal抓波看是一致的： 4.修改数据： 写入数据： 5.signaltapII查看数据，可以看到内容已 ...
分类：
其他好文 时间：
2017-09-14 23:46:35
阅读次数：
221
前言 由于逻辑分析仪太贵，altera贴心提供signal tap II来观察输出波形，不过使能signaltap II会占用片内ram，毕竟原理就是把数据采样到ram中再通过jtag口上传到quartus中显示。 流程 1.项目全编译完成后，打开signaltapII： 2.打开默认有一个文件，重 ...
分类：
其他好文 时间：
2017-09-14 23:27:24
阅读次数：
171
