目前，在FPGA上嵌入ARM硬核的包括Xilinx的zynq系列以及Intel 的CYCLONEV系列。 Zynq出来有一定市场，但是这个市场不是传统FPGA的主流市场，而是为了和微处理抢一些控制领域的市场。但是目前在反响上，听说，不如预期，首先对小公司来说，同时熟悉ARM和FPGA的人不多，在大公 ...
分类：
其他好文 时间：
2018-05-31 10:40:45
阅读次数：
158
1.双击打开v_osd ip核 2.如图打开网页 3.进入官网需要登录，没账户的需要注册，点击红色方框内的蓝色字体即可注册 4.xilinx网站注册很蛋疼，我第一次注册一直报错，一定的按照注册说明来填，这儿是中文翻译的页面，可以参考一下 5.点击next 6.这个默认就勾上了，显示120天的使用期限 ...
分类：
其他好文 时间：
2018-05-30 19:29:28
阅读次数：
759
在构建zynq工程时，常常需要通过AXI接口读写某些IP的寄存器，比如VDMA核。但是如果使用microblaze带上c语言软件代码来进行仿真，时间会很长。Xilinx提供了一个AXI Verification IP来给用户读写AXI接口，同时也进行自定义IP的仿真，能够提高仿真效率。因此本文对AX... ...
分类：
其他好文 时间：
2018-05-28 18:00:46
阅读次数：
391
在建立vivado工程时，有时候会遇到地址分配问题，因此需要对zynq的地址空间做一个详细的了解 ...
分类：
其他好文 时间：
2018-05-25 01:31:32
阅读次数：
1074
Vivado：2016.4 Linux：Ubuntu16.4 ZYNQ：xc7z020 下载文件名称 2016.4-zed-release.tar.xz device-tree-xlnx-xilinx-v2016.4.zip linux-xlnx-xilinx-v2016.4.zip u-boot- ...
分类：
系统相关 时间：
2018-05-20 11:42:06
阅读次数：
238
VIVADO时序分析练习 时序分析在FPGA设计中是分析工程很重要的手段，时序分析的原理和相关的公式小编在这里不再介绍，这篇文章是小编在练习VIVADO软件时序分析的笔记，小编这里使用的是18.1版本的VIVADO。 这次的练习选择的是ZYNQ的芯片，原本工程是工作在100MHz的时钟，但是作为练习 ...
分类：
其他好文 时间：
2018-05-07 13:51:18
阅读次数：
301
Zynq开发之HLS 由 FPGA菜鸟 于 星期三, 06/28/2017 - 11:53 发表 HLS简介 HLS(High Level Synthesis)即高层次综合，不同于以往的FPGA逻辑开发，是用HDL编写的，开发周期长、难度大。而HLS可以使用C,C++，SystemC以及OPenCL ...
分类：
其他好文 时间：
2018-04-16 13:42:39
阅读次数：
440
作者：陈秋苑 谢晓锋 陈海焕 广州虹科电子科技有限公司 摘 要：EtherCAT 是开放的实时以太网通讯协议，由德国倍福自动化有限公司研发。EtherCAT 具有高性能、低成本、容易使用等特点，目前在工业自动化领域有着广泛的应用。Zynq-7000 是赛灵思公司（Xilinx）推出的行业第一个全可编 ...
分类：
其他好文 时间：
2018-04-08 18:23:01
阅读次数：
1051
对于Zynq这样一个“ARM+可编程逻辑”异构处理系统我们已经不陌生，其创新性大家也有目共睹。不过想要让更多的应用享受到这一“创新”带来的红利，让其真正“落地”则需要大量系统性的工作，去营造一个完善的生态系统。从之前几篇文章中，我们已经看到Xilinx在这方面做出的努力，特别是不断迭代的先进的硬件开 ...
分类：
系统相关 时间：
2018-04-05 19:16:01
阅读次数：
477
最近项目上用到了一款美信的DS1308RTC芯片，由于是挂在了Zynq的PS MIO上，需要软件人员协助才能测试；觉得太麻烦了，想通过飞线，然后在Vivado中调用IIC的IP核，在PL端实现IIC的读写，借此验证此芯片的功能是否正常。因此简单学习一下IIC的协议，顺便借此提升一下对IIC的认识 常 ...
分类：
其他好文 时间：
2018-03-28 01:40:37
阅读次数：
235
