码迷,mamicode.com
首页 >  
搜索关键字:dsp c6678    ( 940个结果
TI C66x DSP中断类型及其优先级
There are four types of interrupts on the CPU. ? Reset ? Maskable ? Nonmaskable ? Exception(异常也可视为中断) These first three types are differentiated by their priorities. The reset interrupt has t...
分类:其他好文   时间:2014-05-22 13:14:59    阅读次数:245
TI C66x DSP硬件信号量 - 1
In a multicore environment—where system resources must be shared—it is important to control simultaneous accesses to the available resources. To ensure correct system operation, it is necessary to lim...
分类:其他好文   时间:2014-05-22 07:18:54    阅读次数:308
TI C66x DSP硬件信号量 - 2
The semaphore module can be used as an arbiter to ensure mutual exclusivity when sharing resources over multiple cores in a multicore device. It provides up to 64 independent semaphores that can be ac...
分类:其他好文   时间:2014-05-21 16:26:59    阅读次数:234
基于CCS3.3平台搭建DSP/BIOS系统
本人由于换工作的原因,由ccs3.1平台下转化为ccs3.3平台。先说说本人感觉的区别,ccs3.1下的CSL库集成到DSP/BIOS内,而3.3的CSL库在DSP/BIOS下就没有体现。1.二话不说,先搭建CCS3.3的工程,添加main函数。这个比较简单就不细说了。2.创建DSP/BIOS文件。...
分类:移动开发   时间:2014-05-19 22:05:56    阅读次数:425
TI C66x DSP 四种内存保护问题 -之- 外设访问corePac内部资源时的内存保护问题
外设访问corePac内部资源(L1,L2)时的内存保护等问题请参考下面两个blog,已经叙述的很详细。 "TI C66x DSP 系统events及其应用 - 2","TI C66x DSP 系统events及其应用 - 3"。...
分类:其他好文   时间:2014-05-18 18:24:15    阅读次数:186
TI C66x DSP 四种内存保护问题 -之- CPU访问corePac内部资源时的内存保护问题
CPU访问corePac内部资源(L1,L2)时的内存保护(通过设置内存的访问权限实现)等问题请参考下面两个blog,已经叙述的很详细。 "TI C66x DSP 系统events及其应用 - 2","TI C66x DSP 系统events及其应用 - 3"。...
分类:其他好文   时间:2014-05-18 14:50:49    阅读次数:210
TI C66x DSP 系统events及其应用 - 5.5(ISR调用)
在5.4中向event(eg,event 45)注册了callback函数(SysComC2CIsr),该函数会在什么时候调用呢? 该callback函数会在EventCombinerIsr中断服务函数中调用,前面讲到过systemEvent 4~127作为eventCombiner的输入,而EventCombiner的输出event 0~3,event 0~3是与CPU中断输入INT4~15对...
分类:其他好文   时间:2014-05-18 08:14:22    阅读次数:239
TI C66x DSP 系统events及其应用 - 5.3.1(Interrupt之eventCombiner理解)
前面讲到对于中断来说,eventCombiner将INTC的输入event 4~127分为四个group,即evenCombiner的四个输出event 0~3. 这样event 0~3与event 4~127一起作为Interrupt Sector的输入。之所以这样做是因为CPU仅有12个INT输入(INT4~15),而systemEvent有4~127共124个event,所以12个CPU的I...
分类:其他好文   时间:2014-05-18 06:12:14    阅读次数:304
TI C66x DSP 系统events及其应用 - 5.4(event与ISR配置)
根据5.2中的讲解,当监控high priority queue的PDSP channel设定好后,那么与之对应的event就知道了(PDSP channel与event一一对应),注意5.x讲的是中断的配置,并不是exception的配置,4.x讲的是exception。 中断event与ISR配置伪代码如下,目的是使event与ISR建立联系:         /*Configure ev...
分类:其他好文   时间:2014-05-15 23:41:39    阅读次数:452
TI C66x DSP 系统events及其应用 - 5.3(Interrupt)
对于TI C66x DSP的每个CPU有INT4~15共12个中断输入。对于中断,event combiner将event 4~127分为4个组(event 0~3为INTC内部使用,如图示为event combiner的四个输出)。类似于4.x中的exception,中断也有同样功能的event flag,event mask,masked event flag寄存器。...
分类:其他好文   时间:2014-05-14 23:54:21    阅读次数:645
940条   上一页 1 ... 91 92 93 94 下一页
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!