134-基于TMS320C6678、FPGA XC5VSX95T的一路Full模式Camera Link图像理平台

二、性能指标：

　　1、自定义标准结构，几何大小 250X120mm。 
　　2、 采用单DSP，TMS320C6678，实现8核，1.25GMHz的快速数据处理。支持定点和浮点运算，包括8个CPU核，每个核美集成了 40 GMAC 与 20 GFLOP运算，L1P Cache 32KBbyte，L1D Cache 32KBbyte，L2 Cache 512KBbyte，片外可连接512MB，64bit宽度的DDR3， 1个PCIeX2 ,1个RapidIO X4或者4个RapidIOX1，1个千兆网络，16bitEMIF能连接512MB的NandFlash或者16MB的NorFlash。 
　　3、采用FPGA与DSP 通过RapidIO X4 互联， FPGA 型号：XC6SLX100T-4FGG676 ，该芯片具有Logic Cells 101，261个，Slices 15,822个，Flip-Flops 126,576个，最大RAM模块976Kb，DSP48E 180个，Block RAM268X18Kb，CMT时钟管理6个，RocketIO GTP 8个，总IO bank 6个，最大使用IO数376个。自带两组256MB 32bit位宽的DDR3，可以灵活实现Camera Link DVI 图像的数据缓存。 
　　4、1路Camera Link输入为Full 模式，支持85MHz X8Byte数据带宽同时输入。 
　　5、1路DVI输出，支持1920X1080分辨率60fs输出。 
　　6、板卡支持1路10M/100M/1000M网络数据输入输出。 
　　7、板卡支持1路RS422/RS232信号。 
　　8、开发工具：DSP使用CCS：用户在此开发工具上可使用标准的C（或C++），FPGA使用ISE12.2 ，Verilog语言开发。 
　　9、工作环境：商业级，工业级芯片替换

三、软件支持：

　　1) 支持PCIe驱动。 
　　2) 支持千兆网络传输，移植LWIP协议栈，支持ping，TCP、UDP、IP传输协议。 
　　3) 支持Flash引导方式。 
　　4) FPGA 完整的 DDR3控制、RS232数据收发传输。 
　　5) DSP与FPGA的RapidIO X4口 EDMA，同步中断传输，满足理论速度10Gbps。

四、供电要求：

　　单电压供电：+12V 或者+5V 供电，3A 。 
　　纹波：≤10%。 
　　散热，整板散热片。