标签：
作者：MiS603开发团队
日期：20150911
公司：南京米联电子科技有限公司
论坛：www.osrc.cn
EAT博客：http://blog.chinaaet.com/whilebreak
博客园：http://www.cnblogs.com/milinker/
有时候，为了查看FPGA内部或IO信号，我们需要使用FPGA自带的逻辑分析仪来进行信号抓取。下面来重点介绍下逻辑分析仪的使用流程和方法。依然使用上述章节中仿真例程。
?在综合完程序之后，添加chipscope ip核。这样，添加了一个.cdc文件。
?双击打开此cdc文件，配置ICON核。ICON核是和JTAG扫描电路通信的控制器。通常选择默认模式，点击NEXT直接配置后续ILA核。
?ILA核配置分成3个部分，触发参数配置、采集参数配置和网络连接配置。Trigger parameter选型用于设置触发输入信号和触发条件判断单元。每个触发端口都有触发信号线总数、触发条件判断单元类型和数量等。其中触发宽度需要与后续的网络连接保持一致，否则无法编译通过，这点尤为重要。Macth单元为触发单元的级联级数，最多可设置16级，通常选择1级。计数单元选择Disbled，节省资源消耗。Match Type为触发条件类型，有6类，包括：Basic、Basic w/edges、Extended、Extend w/edges、Range以及Range w/edges。“w/edges”表示可以使用时钟的上升沿和下降沿来采样数据。
通常，该对话框只需修改触发宽度即可，其他仍然保持默认状态。
?设置采集参数，设置采集深度，注意采集深度越大，消耗资源越大，编译越慢。通常该对话框只需设置采样深度，选择上升沿还是下降沿采样即可。
?网络连接，选择采样时钟和需要进行采样的数据。这里我们选择sys_clk作为采样时钟，选择count计数器和r_led作为采集端口。如下图所示：
添加完这些之后，点击保存，并关闭Chipscope Pro Core Inserter。完成上述添加信号之后，再次综合整个工程。
综合完成后，启动逻辑分析仪，双击Analyze Design Using ChipScope。启动后，界面如下所示。
在常用工具栏上点击图标
，注意开发板保持上电，JTAG连接状态。此时会弹出一个器件对话框。
点击下图中的菜单
注意在弹出的对话框中，选中clean previous project setting。并且添加刚刚生成的cdc文件。操作过程如下：
这样，chipscope启动操作设置完成。完成当前操作，将程序下载至Mis603中，为后续信号采集做好准备。
通常在默认设置中，点击开始采集按钮后，即可持续进行数据采集。采集完成后，即可看到波形。
当然我们也可以修改触发条件，在TriggerPort0中，修改value值来进行触发条件选择。如r_led为0时，表示低电平触发，1表示高电平触发，F表示下降沿触发，R表示上升沿触发。还可以更改触发方式，如single表示单次触发，Repetitive表示持续触发模式。这里我们以r_led=F时，选择持续触发模式，结果如下所示。
到此为止，我们把FPGA从开发环境安装，到建立工程、仿真、代码编写、程序下载真个流程走了一遍，我们已经不是FPGA小白了^_^。
MiS603 开发板1.6chipscope在线逻辑分析仪使用
标签：
原文地址：http://www.cnblogs.com/milinker/p/4804096.html
