标签：
Mis603板卡是由南京米联电子科技有限公司基于Xilinx公司的Spartan6系列的FPGA独家设计的一套板卡，主要集成了视频图像采集、处理、显示模块，千兆以太网模块。它继承了以前的优良设计，采用核心板+扩展底板设计，核心板采用6层PCB，沉金工艺，配备DDR3存储器，稳定工作在800MHz，非常适合高速信号采集、视频处理场合、网络信息传输等。底板采用四层PCB，沉金工艺，高速稳定。
n 对视频图像采集处理的爱好者；
n 对DDR高速电路设计、内存管理的爱好者；
n 高速信号采集、图像处理、视频处理、软件无线电等；
n 千兆以太网；
n 电子信息工程、自动化、通信工程等电子类相关专业的大专生、本科生及其研究生学习；
n 项目研发前期验证。
Mis603板卡能完成多种实验，下面结合整体功能框图说明。
n 四路模拟视频输出
选用专业的模拟视频解码芯片TW2867，PAL/NTSC/SECAM自动识别，输出标准BT656格式，TW2867输出端采用复用模式，通过FPGA解调出每路信号。
n 一路数字视频输入
选用标准数字摄像头，详细信息见配件信息。
n 一路HDMI视频输出
采用专业的HDMI编码芯片SIL9134，支持RGB、YUV信号输入，支持3D输出。
n 一路USB2.0高速输入输出
采用高速USB2.0芯片CY7C68013，支持低速、高速、全速USB通信协议。
n 一路千兆以太网
采用专业千兆网卡芯片VSC8061，支持10M、100M、1000M速率，稳定运行速率800M以上。
n 一路VGA输出
采用专业的视频DA转换芯片ADV7123，最高支持1080P@60HZ输出。
n 2路USB转串口
采用PL2303 USB转串口芯片，一路连接FPGA，一路连接ARM(STM32)，方便和上位机通信。
核心板采用Xilinx的Spartan6系列FPGA，目前有2款核心板，FPGA芯片为XC6SLX16/25，可以根据需要选择，FPGA配备2Gbits高速DDR3缓存，位宽16Bits，稳定运行800MHz。
Mis603核心板配备DDR3芯片型号为MT41J128M16--125，单片内存2Gbits，16Bits位宽，该芯片向下兼容向下兼容MT41J128M16-187E、MT41J128M16-25 和MT41J128M16-25E。DDR3采用1.5V电压标准，并且具备终端补偿电阻。
表4-1 DDR3和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| ddr3_addr[0] | K5 | ddr3_data[0] | K2 |
| ddr3_addr[1] | K6 | ddr3_data[1] | K1 |
| ddr3_addr[2] | D1 | ddr3_data[2] | J3 |
| ddr3_addr[3] | L4 | ddr3_data[3] | J1 |
| ddr3_addr[4] | G5 | ddr3_data[4] | F2 |
| ddr3_addr[5] | H4 | ddr3_data[5] | F1 |
| ddr3_addr[6] | H3 | ddr3_data[6] | G3 |
| ddr3_addr[7] | D3 | ddr3_data[7] | G1 |
| ddr3_addr[8] | B2 | ddr3_data[8] | L3 |
| ddr3_addr[9] | A2 | ddr3_data[9] | L1 |
| ddr3_addr[10] | G6 | ddr3_data[10] | M2 |
| ddr3_addr[11] | E3 | ddr3_data[11] | M1 |
| ddr3_addr[12] | F3 | ddr3_data[12] | P2 |
| ddr3_addr[13] | F6 | ddr3_data[13] | P1 |
| ddr3_addr[14] | F5 | ddr3_data[14] | R2 |
| ddr3_we_n | C1 | ddr3_data[15] | R1 |
| ddr3_ras_n | J6 | ddr3_udqs_p | N3 |
| ddr3_cas_n | H5 | ddr3_udqs_n | N1 |
| ddr3_clk_p | E2 | ddr3_ldqs_p | H2 |
| ddr3_clk_n | E1 | ddr3_ldqs_n | H1 |
| ddr3_cke | F4 | ddr3_ldm | J4 |
| ddr3_ba[0] | C3 | ddr3_udm | K3 |
| ddr3_ba[1] | C2 | ddr3_rst_n | E4 |
| ddr3_ba[2] | B1 | ddr3_odt | L5 |
Mis603核心板带2个扩展接口，分别和底板相连，核心板所需电源由底板供给。详细链接方式参考提供的原理图。
Mis603核心板带3个LED，其中LED3用来指示FPGA是否配置完成，LED1和LED2用于其他功能。
表4-2 LED和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| LED1 | P10 | LED2 | T10 |
Mis603核心板带2个按键，其中S1用来作为复位按键，S2用于其他功能。
表4-3 按键和FPGA引脚连接
| 按键名称 | FPGA引脚 | 按键名称 | FPGA引脚 |
| S1 | R3 | S2 | T3 |
Mis603核心板带2个外部晶振，其中Y1是50MHz，Y2是20MHz。
表4-3 晶振和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| Y1 | P8 | Y2 | T8 |
除此之外，Mis603核心板带64MBit串行SPI Flash，用于存储FPGA的配置信息，一路JTAG接口，用于程序调试和下载。
Mis603扩展板配置VGA、HDMI、多通道模拟视频输入、数字视频输入接口、千兆以太网，接下来分别介绍。
选用高速VGA专用芯片CS7123，最高支持1080@60HZ输出。
表5-1 VGA和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| vga_out_rgb_r[7] | H13 | vga_out_rgb_g[1] | T14 |
| vga_out_rgb_r[6] | J14 | vga_out_rgb_g[0] | R12 |
| vga_out_rgb_r[5] | K15 | vga_out_rgb_b[7] | M12 |
| vga_out_rgb_r[4] | L14 | vga_out_rgb_b[6] | P12 |
| vga_out_rgb_r[3] | M15 | vga_out_rgb_b[5] | N12 |
| vga_out_rgb_r[2] | N14 | vga_out_rgb_b[4] | P11 |
| vga_out_rgb_r[1] | P15 | vga_out_rgb_b[3] | N11 |
| vga_out_rgb_r[0] | R15 | vga_out_rgb_b[2] | M10 |
| vga_out_rgb_g[7] | J13 | vga_out_rgb_b[1] | L10 |
| vga_out_rgb_g[6] | L12 | vga_out_rgb_b[0] | T9 |
| vga_out_rgb_g[5] | M13 | vga_out_clk | N8 |
| vga_out_rgb_g[4] | R14 | vga_out_de | R9 |
| vga_out_rgb_g[3] | J11 | vga_out_hs | P9 |
| vga_out_rgb_g[2] | K12 | vga_out_vs | N9 |
注：VGA和HDMI引脚复用。
选用高速HDMI专用芯片SIL9134，最高支持1080P@60HZ输出，支持3D输出。SIL9134在使用前需要进行内部寄存器初始化，初始化采用STM32完成。
表5-2 HDMI和STM32引脚连接
| 引脚名称 | STM32引脚 |
| 9134_reset | PA2 |
| scl | PC9 |
| sda | PC8 |
表5-3 HDMI和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| hdmi_out_rgb_r[7] | H13 | hdmi_out_rgb_g[1] | T14 |
| hdmi_out_rgb_r[6] | J14 | hdmi_out_rgb_g[0] | R12 |
| hdmi_out_rgb_r[5] | K15 | hdmi_out_rgb_b[7] | M12 |
| hdmi_out_rgb_r[4] | L14 | hdmi_out_rgb_b[6] | P12 |
| hdmi_out_rgb_r[3] | M15 | hdmi_out_rgb_b[5] | N12 |
| hdmi_out_rgb_r[2] | N14 | hdmi_out_rgb_b[4] | P11 |
| hdmi_out_rgb_r[1] | P15 | hdmi_out_rgb_b[3] | N11 |
| hdmi_out_rgb_r[0] | R15 | hdmi_out_rgb_b[2] | M10 |
| hdmi_out_rgb_g[7] | J13 | hdmi_out_rgb_b[1] | L10 |
| hdmi_out_rgb_g[6] | L12 | hdmi_out_rgb_b[0] | T9 |
| hdmi_out_rgb_g[5] | M13 | hdmi_out_clk | N8 |
| hdmi_out_rgb_g[4] | R14 | hdmi_out_de | R9 |
| hdmi_out_rgb_g[3] | J11 | hdmi_out_hs | P9 |
| hdmi_out_rgb_g[2] | K12 | hdmi_out_vs | N9 |
注：VGA和HDMI引脚复用。
选用4路模拟视频输入解码芯片TW2867，输出标准BT656格式。TW2867在使用前需要进行内部寄存器初始化，初始化采用STM32完成。
表5-4 模拟视频解码芯片和STM32引脚连接
| 引脚名称 | STM32引脚 |
| 2867_reset | PA8 |
| scl | PC9 |
| sda | PC8 |
表5-5 模拟视频解码芯片和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| cbvs_in_data[7] | M9 | cbvs_in_data[2] | T6 |
| cbvs_in_data[6] | L7 | cbvs_in_data[1] | M6 |
| cbvs_in_data[5] | L8 | cbvs_in_data[0] | N6 |
| cbvs_in_data[4] | T7 | cvbs_clk_in_h | P7 |
| cbvs_in_data[3] | P6 | cvbs_clk_in_l | M7 |
此处需要添加说明信息。
表5-6 数字摄像头和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| cmos_data[7] | F10 | cmos_data[0] | F13 |
| cmos_data[6] | B12 | cmos_href | F9 |
| cmos_data[5] | C13 | cmos_vsync | C11 |
| cmos_data[4] | D11 | cmos_pclk | B10 |
| cmos_data[3] | F12 | cmos_xclk | E7 |
| cmos_data[2] | H11 | cmos_sda | D8 |
| cmos_data[1] | E13 | cmos_scl | B8 |
选用千兆以太网专用芯片VSC6801，稳定运行800MHz以上。
表5-7 千兆以太网和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| phy_tx_ctl | A4 | phy_rx_ctl | D5 |
| phy_tx_clk | A9 | phy_rx_clk | C9 |
| phy_tx_d[3] | A6 | phy_rx_d[3] | C5 |
| phy_tx_d[2] | B5 | phy_rx_d[2] | C7 |
| phy_tx_d[1] | A5 | phy_rx_d[1] | A7 |
| phy_tx_d[0] | C4 | phy_rx_d[0] | B6 |
| phy_mdint | E6 | phy_mdio | C6 |
| phy_mdc | D6 | phy_rst | F7 |
采用高速USB2.0芯片CY7C68013，支持低速、高速、全速USB通信协议。
表5-8 USB和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| usb_f[7] | P16 | usb_addr[0] | L16 |
| usb_f[6] | R16 | usb_slrd | M14 |
| usb_f[5] | K14 | usb_slwr | T15 |
| usb_f[4] | L13 | usb_fga | N16 |
| usb_f[3] | M11 | usb_ifclk | J12 |
| usb_f[2] | T12 | usb_sloe | M16 |
| usb_f[1] | T13 | usb_pend | J16 |
| usb_f[0] | K11 | usb_fgd | H14 |
| usb_addr[1] | K16 |
|
|
预留SD卡接口，用于存储大量文件。
表5-9 SD卡和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| tf_data[3] | T5 | tf_clk | R7 |
| tf_data[2] | R5 | tf_cmd | N5 |
| tf_data[1] | P4 | sd_cd | T4 |
| tf_data[0] | P5 |
|
|
2路USB转串口，一路分给STM32，另一路分给FPGA。
表5-9 SD卡和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | STM32引脚 |
| txd_232 | D14 | mcu_txd | PA9 |
| rxd_232 | D16 | mcu_rxd | PA10 |
底板带了5个独立按键，用于做输入。
表5-10 按键和FPGA引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| SW1 | G16 | SW2 | G14 |
| SW3 | F16 | SW4 | H15 |
| SW5 | H16 |
|
|
底板带了7个LED，用于状态显示。
表5-11 LED和STM32引脚连接
| 引脚名称 | FPGA引脚 | 引脚名称 | FPGA引脚 |
| LD8 | A8 | LD4 | A11 |
| LD7 | C8 | LD3 | D9 |
| LD6 | E8 | LD2 | E11 |
| LD5 | A10 | LD1 | A12 |
底板ARM(STM32)部分未使用的IO连接了8个LED,用于状态指示，此外，ARM部分还引出了串口和JTAG(SWD)。
表5-12 LED和STM32引脚连接
| 引脚名称 | STM32引脚 | 引脚名称 | STM32引脚 |
| MLD7 | PA15 | MLD3 | PD2 |
| MLD6 | PC10 | MLD2 | PB3 |
| MLD5 | PC11 | MLD1 | PB4 |
| MLD4 | PC12 | MLD0 | PB5 |
底板ARM(STM32)和核心板FPGA预留了通信接口，是2根线，即可以是IIC通信又可以是UART通信，根据需要可以具体功能确定使用哪种通信方式。
表5-8 FPGA和STM32引脚连接
| 引脚名称 | STM32引脚 | FPGA引脚 |
| IO1 | PA3 | E15 |
| IO2 | PA4 | E16 |
在底板上有些FPGA引脚没有使用，在此印出来作为扩展接口。
MIS603图像通信开发板标配
| 序号 | 物品 | 数量 | 说明 |
| 1 | MIS603开发板 X16 | 1 | 板卡 |
| 2 | 优质带磁环USB线 | 1 | 用于FPGA和PC串口通信 |
| 3 | 5V2A电源 | 1 | 用于板卡供电 |
| 4 | Xilinx仿真器 | 1 | 用于仿真，下载代码 |
| 5 | 千兆网卡 | 1 | 网络通信（此物包括在底板上） |
标签：
原文地址：http://www.cnblogs.com/milinker/p/4805314.html
