码迷,mamicode.com
首页 > 其他好文 > 详细

FPGA 设计中的流量,时滞,时序

时间:2014-07-17 16:31:57      阅读:202      评论:0      收藏:0      [点我收藏+]

标签:style   blog   http   数据   2014   div   

FPGA 设计中的流量,时滞,时序

流量:每个时钟周期能够传输的数据位。
时滞:数据从输入到输出需要经历的时钟周期;
时序:两个元件之间的最大延迟,他决定系统的最高时钟速度。
1 采用流水线可以提高 流量;
例如计算X^3,迭代结构


流水线:
bubuko.com,布布扣
此时 
流量=8/1
时滞=3
时序=乘法器延迟
2 如果要求低时滞则可以去掉寄存器

3 降低时序,提高时钟频率的方法
bubuko.com,布布扣

FPGA 设计中的流量,时滞,时序,布布扣,bubuko.com

FPGA 设计中的流量,时滞,时序

标签:style   blog   http   数据   2014   div   

原文地址:http://blog.csdn.net/zhuzhiqi11/article/details/37902333

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!