标签：

本篇文章链接：http://blog.csdn.net/qqliyunpeng/article/details/51180276

1. 硬件部分：

1.1 简介：

• 芯片大小：256M Byte
• 记忆单元阵列：(256M + 8,192K)bit x 8bit
  
• 擦写次数比较少：10 万次 
  
• 数据保留时间：10 年
  
• 8个IO 口进行数据和地址的复用，因此，读写的时候要用到多个周期

引脚名字	引脚功能
RE#	读使能，低电平有效
WE#	写使能，上升沿有效
WP#	写保护，低电平有效
R/B#	READY/BUSY 输出，这个引脚表征设备操作的状态，低电平表示忙，高电平表示完成（状态包括：读、写、擦除）
PRE	POWER-ON READ 使能，高电平时上电时执行芯片的读操作

对 nandflash 的结构的几点说明：

1.  一页中 1k 表示的是main 区（用于存储用户数据）容量，32 表示的是 spare 区（用于在读写操作的时候存放校验码）容量
2. 块的大小一般是 128kb、256kb、512kb，貌似这里更小，是64kb
3. 每个块里边包含很多页，老的 nandflash ，页大小是 256 Bytes、512Bytes，这类被称作 small block，地址周期只有 4 个。常见的nandflash，页大小多数是 2k Bytes，被称作 big block，地址周期 5 个，更新的 nandflash 页大小是 4k Bytes，这里的这个芯片，页大小是 2k Bytes，属于 big block。
4. 这个芯片的写操作是以页为单位的，擦除是以块为单位的。
5. 在一个块中，对每一页的编程必须是顺序的，比如，一个块中有128个页，那么你只能先对 Page0 编程，再对 Page1 编程 ...
6. 为了能让 nandflash 作为启动介质，s3c2440 内部集成了4k 的 sram ，当从 nand 启动的时候，nandflash 代码的前 4k 空间会被赋值到 s3c2440 内部，然后从内部的 sram 开始启动。
7. s3c2440 硬件产生 ECC 校验码。

寄存器	地址	R/W	描述	复位值
NFCONF	0x4E000000	R/W	Nandflash 的配置寄存器	0x0000100X

NFCONF	Bit	描述	初始值
Reserved	[15:14]	保留	-
TACLS	[13:12]	CLE & ALE duration setting value (0~3) Duration =  HCLK x TACLS	01
...	...	...	...
TWRPH0	[10:8]	TWRPH0 duration setting value (0~7) Duration =  HCLK x ( TWRPH0 + 1 )	000
...	...	...	...
TWRPH1	[6:4]	TWRPH1 duration setting value (0~7) Duration =  HCLK x ( TWRPH1 + 1 )	000
从这里之后的几个都是由硬件决定（就是上下拉）的不需要软件管。

 原理图中的这个地方设置的是上表中 TWRPH1 之后的位：

#define NFCONF  (*((volatile unsigned long *)0x4E000000))

void nand_init(void )
{
    #define TACLS   0
    #define TWRPH0  1
    #define TWRPH1  0

    /* 设置时序 */
    NFCONF = (TACLS<<12)|(TWRPH0<<8)|(TWRPH1<<4);
    /* 使能 nandflash 控制器，初始化ECC，关片选 */
    NFCONT = (1<<4)|(1<<1)|(1<<0);
}

#define NFCONT  (*((volatile unsigned long *)0x4E000004))

void nand_select(void )
{
    NFCONT &= ~(1<<1);
}

void nand_deselect(void )
{
    NFCONT |= (1<<1);
}

// 写命令 注意是八位的命令
#define NFCMMD (*((volatile unsigned char *)0x4E000008))

void nand_cmd(unsigned char cmd)
{
 volatile int i;
 NFCMMD = cmd;
 for (i = 0; i<10; i++); // 延时一段时间
}

// 写地址 
#define NFADDR (*((volatile unsigned char *)0x4E00000C))
#define NAND_SECTOR_SIZE    2048
#define NAND_BLOCK_MASK     (NAND_SECTOR_SIZE_LP - 1)

void nand_addr(unsigned int addr)
{
// unsigned int col = addr % 2048;
// unsigned int page = addr / 2048;
 col = addr & NAND_BLOCK_MASK;
 page = addr / NAND_SECTOR_SIZE;
 volatile int i;
 NFADDR = col & 0xff;                /* Column Address A0~A7 */
 for (i = 0; i<10; i++);
 NFADDR = (col>>8) & 0x0f;       /* Column Address A8~A11 */
 for (i = 0; i<10; i++);
 NFADDR = page & 0xff;            /* Row Address A12~A19 */
 for (i = 0; i<10; i++);
 NFADDR = (page>>8) & 0xff;   /* Row Address A20~A27 */
 for (i = 0; i<10; i++);
 NFADDR = (page>>16) & 0x03;  /* Row Address A28~A29 */
 for (i = 0; i<10; i++);
}

因此上边的命令 NFADDR = ... 就不难理解了。

至于，各个周期间的延时：

从flash芯片的数据手册上知道：

对于 I/O 引脚上的数据进行采集是在 WE 的上升沿进行的，因此， 每两个周期的间隔至少应该大于一个 tDS = 15ns，而对 flash 他的时钟来自 HCLK = 100MHz（这里如果不懂，可以查看我之前的文章（JZ2440：时钟设置）），即使是单周期指令，也要 10ns，因此，要延时一段时间。

2.4 读数据：

flash 芯片上：

#define NFSTAT (*((volatile unsigned char *)0x4E000020))
#define NFDATA (*((volatile unsigned char *)0x4E000010))
void nand_wait_teady(void)
{
    while(!(NFSTAT & 1))
         for(i = 0; i < 10; i++);
}

unsigned char nand_data(void)
{
    return NFDATA;
}
/*
* 参数的含义： addr 要读的地址，buf 读出来的数据存放的缓存，len 要读的长度
*/
void nand_read(unsigned int addr, unsigned char *buf, unsigned int len)
{
    int col = addr % 2048;
    int i = 0 ;

    nand_select(); // 选中芯片
    while(i < len)
    {
        nand_cmd(0x00); // 发出读命令 00h
        nand_addr(addr); // 发送读的地址
        nand_cmd(0x30); // 发出读命令 30h
        nand_wait_ready(); // 等待不忙

        for(;(col < 2048) && (i < len);col++)
        {
            buf[i] = nand_data(); // 读数据
            i++;
            addr++;
        }
        col = 0;
    }
    nand_deselect(); // 取消片选
}

void nand_reset(void)
{
    nand_select(); // 选中芯片
    nand_cmd(0xff);
    nand_read_ready();
    nand_deselect();
}

JZ2440：nandflash

标签：

原文地址：http://blog.csdn.net/qqliyunpeng/article/details/51180276