标签:
Line Rate
、Data Path Width
、Reference Clock
根据项目的实际情况进行选择Reference Clock
:表示 外界时钟输入给GTX模块的参考时钟RERECCLK
,但是在位宽32bit,且使用GTX格式较多的情况下,建议选择TXOUTCLK
因为这样可以节省出大量的BUFG资源。当IP核生成以后将如下文件添加到工程:
在[gtx核名]_top 文件中将GTX0_RXENMCOMMAALIGN_IN
,GTX0_RXENPCOMMAALIGN_IN
括号内的值改为1(如下图),这里用到了多少了gtx模块就要按照序号该几处。
此时工程已基本可以仿真与简单测试,在modlesim中切换到如下目录,并输入simulate_mti.do
即可开始仿真。
..\imp\ip\fiber\simulation\functional
在整个GTX工程中只需关注top层如下信号线即可。
TOP层输入输出端口
Qx_CLK0_MGTREFCLK_PAD_N_IN
:x视实际位置而定,表示GTX参考时钟GTXTXRESET_IN\GTXRXRESET_IN
:由用户控制的TX/RX全局复位RXN_IN
:GTX接收引脚TXP_OUT
:GTX发送引脚重要控制信号线说明
gtx0_loopback_i
:gtx自环控制。 gtx0_rxnotintable_i
:接收错误指示信号线:当接收到无法通过8b/10b解码的数据时此信号线拉高,可以简单的理解为接收到误码的标志。重要数据时钟信号线说明
gtx0_rxusrclk2_i
:当IP核配置第三页的 RXUSRCLK Source 选择 RXRECCLK
时,每个gtx模块单独对应一个此类型时钟。gtx0_rxdata_i
: 用户接收到的数据gtx0_rxcharisk_i
: 用户接收到的K码,用于指示gtx0_rxdata_i
数据类型。 gtx0_rxcharisk_i
某位为1时,表示gtx0_rxdata_i
对应的某个8位为K码。gtx0_txusrclk2_i
:用户发送时钟,所有的gtx发送模块均用此时钟;当IP核配置第三页的 RXUSRCLK Source 选择 TXOUTCLK
时,所有的gtx接收模块也是用此时钟。gtx0_txcharisk_i
:用户待发送的K码gtx0_txdata_i
:用户待发送的数据Frame Generators
处开始begin:no_chipscope
,以上全部删除。为了保证在以后大工程中使用gtx核时路径不出问题,需对gtx的两个ucf文件做如下修改。
xxx_attributes.ucf
:在所有约束前加入*/
xxx_top.ucf
:和上面类似,在User Clokc Constraints 和 mgt wrapper constraints 约束的前面加入 */
标签:
原文地址:http://blog.csdn.net/lutianfeiml/article/details/51242160