标签：
多内核操作模式:
1. <<QNX-–-微内核结构的实时操作系统.pdf>>
2. 对称多处理"(Symmetrical Multi-Processing) SMP
SMP（Symmetrical Multi-Processing），对称多处理系统，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。它是相对非对称多处理技术而言的、应用十分广泛的并行技术。在这种架构中，一台电脑不再由单个CPU组成，而同时由多个处理器运行操作系统的单一复本，并共享内存和一台计算机的其他资源。虽然同时使用多个CPU，但是从管理的角度来看，它们的表现就像一台单机一样。系统将任务队列对称地分布于多个CPU之上，从而极大地提高了整个系统的数据处理能力。所有的处理器都可以平等地访问内存、I/O和外部中断。在对称多处理系统中，系统资源被系统中所有CPU共享，工作负载能够均匀地分配到所有可用处理 器之上。
SMP技术 http://www.elecfans.com/baike/computer/fuwuqi/20091217137187.html
SMP组建条件
要组建SMP系统，首先最关键的一点就是需要合适的CPU相配合。我们平时看到的CPU都是单颗使 用，所以看不出来它们有什么区别，但是，实际上，支持SMP功能并不是没有条件的，随意拿几块CPU来就可以建立多处理系统那简直是天方夜谈。要实现 SMP功能，我们使用的CPU必须具备以下要求：
1、CPU内部必须内置APIC（Advanced Programmable Interrupt Controllers）单元。Intel 多处理规范的核心就是高级可编程中断控制器（Advanced Programmable Interrupt Controllers--APICs）的使用。CPU通过彼此发送中断来完成它们之间的通信。通过给中断附加动作（actions），不同的CPU可以 在某种程度上彼此进行控制。每个CPU有自己的APIC（成为那个CPU的本地APIC），并且还有一个I/O APIC来处理由I/O设备引起的中断，这个I/O APIC是安装在主板上的，但每个CPU上的APIC则不可或缺，否则将无法处理多CPU之间的中断协调。
2、相同的产品型号，同样类型的CPU核心。例如，虽然至强和皓龙各自都内置有APIC单元，想要 让它们一起建立SMP系统是不可能的，同时，即使同属于至强系列或者皓龙系列的CPU核心，而且属于同一开发平台，也不能建立SMP系统--这是因为他们 的运行指令不完全相同，APIC中断协调差异也很大。
3、完全相同的运行频率。如果要建立双至强或双皓龙系统，必须两颗2.8GHz或者两颗3.0GHz处理器，不可以用一颗2.8GHz，另一颗3.0GHz来组建，否则系统将无法正常点亮。
4、尽可能保持相同的产品序列编号。即使是同样核心的相同频率处理器，由于生产批次不同也会造成不 可思议的问题。两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可 能导致死机，因此，应该尽可能选择同一批生产的处理器来组建SMP系统。
3. 非对称双核MCU基础知识及核间通信 http://www.elecfans.com/emb/app/20120326265555.html
本文从对比两颗分立MCU与单芯片双核MCU开始(以LPC4350为例)，展开介绍了非对称双核MCU的基础知识与重要特点。接下来，重点介绍了 核间通信的概念与几种实现方式，尤其是基于消息池的控制/状态通信。然后，对内核互斥、初始化流程等一些重要的细节展开了论述。最后提出了双核任务分工的 两种应用模型，并分别举例。
背景与基本概念
在开发MCU应用系统时，如果单颗MCU无法满足系统的要求，一个很普遍的做法就是使用两颗或更多的MCU，把一部分“杂项工作”分配给另一个有“助 理”性质的低端MCU来完成。但是，采用两颗MCU，缺点也很明显，尤其是在芯片与PCB成本、系统可靠性及功耗方面都有先天的不足。此外，若采用了不同 架构的MCU，还要面临需要不同的开发工具与开发人员的挑战。如果换一种思路，让MCU内部包含两个内核，其中一个用于主控，另一个用于协控，并且它们主 控与协控在架构上能够向下兼容、高效通信，则在很多场合下都可以既保持多机系统的强大，又能避免多机系统的不足。
事实上，这即是“非对称多处理器(简称AMP)”架构的特点。AMP是与“对称多处理器(简称SMP)”相对的架构，后者各处理器有一致的编程模型， 并且在分配工作时主要以均衡为原则。而AMP的优点在于精细的任务分工，灵活地适应不同情景，物尽其用，以最佳地平衡成本、性能与功耗。此外，AMP的编 程难度也更低。因此，在MCU应用领域，AMP较SMP更为适合。
与独立的双MCU相比，AMP架构有很多优点。其中相当关键的就是，再添加一个内核的代价远比添加一个独立的MCU要低，尤其是当两个内核架构相似 时，甚至仅相当于在现有硅片上再添加一两个UART。另一方面，两个内核可以有相同的主频，并且可以通过总线矩阵平等地访问片上资源。而在分立的双MCU 方案中，协控MCU的主频常常远低于主控，并且双方使用低速的串行链路通信。
接下来，我们以恩智浦(NXP)半导体公司新推出的LPC4300系列为例(尤以LPC4350型号为代表)，对AMP MCU进行简单介绍。
非对称双核MCU的特点
AMP MCU一般用于相对大型的系统，这些系统对功能和性能都有较高的要求。在功能上，应支持较多的外设。LPC4350片载2个高速USB、2个CAN、工业 以太网、图形LCD控制器，以及SDHC等接口;外加一些独有的逻辑可配置外设以及众多传统外设，适用于工控、能源、医疗、音频、车载、电机、监控等众多 行业产品的开发。
性能的改善则是AMP MCU的灵魂。内核、存储器，以及总线架构对于性能有着至关重要的影响。图1展示了LPC4350的实现方式。
图1：LPC4350的内核、存储器以及总线连接图
首先是内核的选择。LPC4350基于32位的ARM Cortex-M4和Cortex-M0内核(以下简称M4和M0)，两个内核均可在高达204MHz的主频下执行代码。其中，M4以信号处理和浮点运算 能力见长，胜任很多原先要采用DSP才能满足的应用，并且继承了Cortex-M3的控制能力;另一方面，M0以其成本、能效和处理能力的压倒性优势，正 迅速吸引开发人员从8/16位架构向上过渡。更重要的是，M4完全向下兼容M0，使用同一套开发工具即可开发、调试。
其次是存储器的容量和组织方式。LPC4350配备多达264KB片上RAM，并且这些RAM被划分成4组，每组连接一条单独的总线，而并非没有分 块。如若不然，则会出现两个核竞争使用同一块RAM的情况——性能反而还不如只用单个内核!进一步，LPC4350还有两条总线连接到外部扩展的并行和串 行存储器，故总共有6个独立的存储器地址空间——LPC4350无片上闪存。对于有片上闪存的型号，片上闪存也分为两块。
最后是总线架构。LPC4350内部有一个八层总线矩阵。它如同一组纵横开关，可以把CPU与包括存储器在内的众多从设备通过总线任意连接。合理分配 总线接通关系，避免多个主设备(如CPU和DMA)同时访问相同的存储器或外设，可以最大地保证各条数据流并行不悖，从而可以充分发挥性能上的优势。
内核间通信
内核间的通信可分为两类：一类是控制与状态信息的通信，另一类则是数据通信。前者一般不携带数据，但往往有较高的实时要求;后者则主要是各类数据缓冲 区，通常实时性要求偏低但数据量大。控制/状态通信有较大的通用性，并且与任务间的同步较为相似。这类通信适合由系统软件实现并提供编程接口。数据通信则 往往与具体应用相关较大(尤其是在数据结构上)，需要量体裁衣。在实现时，适合由应用软件定义各种数据结构。
内核间通过共享的RAM进行通信，并且每个内核都可以触发对方的一个中断源，通过准备数据-触发中断的方式进行通信，如图2所示。当然，内核也可以定期检查共享RAM的状态。
图2：内核间使用共享内存通信模式图
接下来，我们介绍基于消息队列和消息池的控制/状态通信方案。
消息队列：开设两个消息队列，一个用于M4发送消息给M0，另一个则是M0发送消息给M4。两个队列的地址需事先约定好。队列是循环队列，可以使用简 单的数组配以读、写下标来实现，也可以使用链表结构来实现。前者实现简单、开销小，但消息只能是定长，不便于携带其它信息，还有，就是必须把数组放置在共 享内存区连续的位置，灵活性低。基于链表的实现用指针链接每则消息，每则消息除了公共的链表控制部分外，还可以根据消息类别携带各种各样的附加参数，并且 可以由系统软件的内存管理机制灵活分配消息内存，不过，缺点是相对复杂，额外开销大。若涉及动态内存管理，实时性将远不如基于数组的方案。
消息队列有一个缺点，就是消息的串行化处理，它没有优先级的概念。但实际上，我们有实时操作系统(RTOS)及嵌套中断机制的支持，本应实现消息的并发处理。
消息池：消息池在存储结构上其实是简化的基于数组的消息队列——去掉了队列的读、写下标记录器。池中每个元素是一个消息，并且有一个字节指示每个元素 的状态——空闲/已处理、新、半处理。当发送方写入消息时，扫描数组以查找空闲位置;当接收方读取消息时，也是扫描数组以查找状态。可见，消息池是基于优 先级来处理消息的——小下标的元素优先得到处理。
消息池的可扫描性实现了消息的并发处理，并且可以通过中断上下文和任务上下文分两次“反刍式”处理。在处理消息池的中断服务例程中，先扫描各消息完成 第一次处理，执行消息中(如果有的话)对实时性要求较高的部分。如果系统中没有使用RTOS，可以在后台的主循环中，再接下来二次扫描消息池，以完成第二 次处理。对于使用了RTOS的系统，可以根据消息的优先级，创建或激活不同优先级的任务，使消息“附身”在这些任务的上下文中得到第二次处理。
消息池的一大缺点就是不宜支持较大数目的待处理消息。如有需要，可以给每则消息添加链表控制字段，我们可以把同一优先级的消息链成一串，从而彻底消除这一局限。
若干重要的细节
内核互斥：伪并行的多任务之间需要互斥访问共享资源，真并行的内核之间更是如此。尤其关键的是，一个内核无法关闭另一个内核的中断，因此还无法通过关 中断临界区来保护。唯一能保证的，就是不会出现两个内核同时存取相同的地址。另外，由于架构上的局限，无法使用“自旋锁”来互斥。为此，我们可以通过施加 一些编程准则来实现互斥。最简易有效的方法，就是在相同地址上给每个内核分别设置“只读”或“只写”的权限，或者是有条件的读写权限。比如，对于消息队列 的读位置，只有接收方可以写，而发送方只能读取来判断队列是否空/满。又如，对于消息池，尽管发送方和接收方对池中的元素状态均可读可写，但有如下的条 件：发送方只能把空闲状态改为非空闲;接收方只能把各种非空闲的状态改为空闲。再如，对于链表结构，可以只允许发送方更新各种指针;接收方通过更改链表中 元素的状态和触发中断，以指示发送方更新各指针的时机。
内核鉴别：M4向下兼容M0，这使我们可以重用很多的源代码。但是，有时需要鉴别当前正在哪个内核上运行。这有两种方法，分别用于不同场合：如果在编 译期间鉴别即可，则可以在编译器设置中，预定义诸如“CORE_M4”和“CORE_M0”的宏，使用C/C++的条件编译来处理;若需要在运行期间区 分，可以读取一个名为“CPUID”的寄存器，根据CPUID的值来判定是M4还是M0。
初始化与可执行映像：LPC4350在完成上电复位后，M4开始执行代码，而M0却一直保持在复位状态。这样，我们也可以无视M0的存在，而只按单核 MCU来使用。为使用M0，需要让M4为M0准备好开始执行的全部环境，包括寄存器上下文与地址空间等，然后释放M0。当M0处在复位状态时，我们可以通 过JTAG发现M0，但是却无法操作它。因此，如果要调试M0的程序，需要先给M4下载适当的映像，使其释放M0才可，不可能在拿到一个空白的芯片后，直 接先从M0动手。
尽管M4与M0各有自己的映像，但是我们可以把M0的映像内含于M4的映像中，这样在生产时只需要烧写一次闪存。为了并入M0的映像，工具链通常会提 供把映像转换成C数组定义格式的功能。通过这个功能，我们把M0的映像转换成一个C数组的表格，并且把它和M4的源文件一同编译连接，这样一来，M0的映 像就嵌入到M4的映像中了。M4在初始化期间，要把M0的映像拷贝到准备让M0执行的位置。由于M0固定从零地址开始取向量，M4还需要设置M0的地址映 射，把映像的首地址设置成为M0的零地址。
值得一提的是，这种“主控带动协控”的设计哲学，也是被AMP普遍采用的。
调试时的细节：当我们使用调试仿真器连接MCU时，通常都会产生复位信号，但范围可仅限于内核，也可复位全片。在调试M0时，需设置复位范围仅包括 M0，避免殃及正在运行的M4。另外，也需要编写适当的调试初始化脚本，以准备好内核的执行环境。这些工作繁琐，但具有高度的通用性，我们可以借鉴现有的 脚本。
我们可以同时调试M4和M0：只需运行两个独立的IDE进程，分别打开相应的工程即可。经实践，至少在MDK+ULINK下可行。
核间任务分工
M0没有M4强大的处理能力，但是作为一个CPU，亦有完整的中断系统和基本的算术与数据传送能力，并且在LPC4350上，可以在高达204MHz的主频下运行。合理地分担一些任务给M0，才能利用双核设计的优势。接下来，我们讨论两种主要的任务分工模型。
处理高频中断——智能“DMA”：中断的响应是有额外开销的：既包括CPU的中断模型本身产生的硬件开销，也包括操作系统的中断管理产生的软件开销， 当然，也还有中断服务程序本身执行的开销。当中断的频率很高时(比如：高达几十甚至几百kHz)，中断的响应将对CPU时间产生不可忽略的额外开销。更重 要的是，中断的响应是由硬件处理，并凌驾于任务管理之上的，这可以影响任何任务的执行而不论其优先级如何。DMA明显改善了这一状况。但是当DMA通道或 总线分配不足，或者是设备不受DMA支持时，我们就可以让M0来响应这些高频的中断，合理组织数据缓冲区，而如同一个智能的DMA一样。
例如：在调光设备中，需要进行多达几十甚至上百路的AD采样来获取每路灯光的预期亮度，以及同样多的LED来指示实际输出的亮度。后者需要非常多的 PWM，极可能已超出硬件PWM通道的数目。因此，在实现AD采样与软件PWM时，均需要快速的通道数据流处理与高频LED刷新，以保证PWM精度。这两 者很容易导致高达几十kHz的中断请求，仅中断响应的额外开销就可占用一半以上的CPU时间。传统的做法是使用若干颗MCU来分摊并由主控轮询。在 LPC4350下，则可由M0来处理这些任务。同样的例子也适用于PLC应用，它需要快速地刷新多路控制。
为弱计算操作提供额外的处理能力：M0的整体性能约是M4的72%，但对于弱计算操作(如：加减乘与逻辑运算，移位，以及简单的数据传送)，并没有太 多劣势。弱计算操作在程序中往往占一半以上的比例，尤其体现在驱动程序及一些通信协议栈上。合理地分配一部分弱计算操作任务给M0，可以有效提升整体的处 理能力。这样，完成相同的任务只需更低的主频，而降低功耗，或者反过来，能够在有限的主频下完成需求更大的任务。
例如：在高精密工业运动控制中，对于电机的控制往往需要运算量很大的算法，同时又要处理如CAN、工业以太网，以及各种现场总线的通信。我们可以让 M4来运行电机控制算法，而通信协议栈与驱动程序则由M0来完成。同样的例子也适用于嵌入式音频——由M4执行音频编解码与音效处理算法，而M0则负责音 频总线、USB等事务。
本文小结
通过以上的介绍可以看出，相比传统的使用多颗MCU的方案，非对称双核MCU在性能、成本、功耗、生产等诸多环节都有明显的优势。核间通信稍显复杂， 但作为基础设施可由底层系统软件来实现。在具体开发时，应根据实际问题合理分配任务，并且在初始化流程、内核鉴别以及调试上，需注意一些操作细节。
标签：
原文地址：http://www.cnblogs.com/mylinux/p/5558503.html
