clock sense和analysis mode

标签：

PrimeTime会自动track clock tree中的inverter和buffer，从而得到每个register的clock sense。

如果clock tree中，只有buffer和inverter，到达register clock的clock signal可以表示为"unate"。

positive unate：rising edge的clock source引起register clock pin的rising edge。

negative unate：rising edge的clock source引起register clock pin的falling edge。

clock并不会出现unate的情况：

PrimeTime认为pulse generator的输出不是unate。

在non-unate的clock network中，可以通过命令set_clock_sense来设置需要分析的clock的sense。

如果对一个unate的clock，使用这个命令，sense与实际的sense不一致时，PrimeTime产生一个error。

set_clock_sense -positive -clock [get_clocks CLK] [get_pins mux1.z]

-clock来指定pin上的clock，一个pin上可能有多个clock source。

set_clock_sense -stop_propagation 表示clock在physically上不会进行propagate。

set_clock_sense -logical_stop_propagation 表示clock可能会作为data继续进行propagate，但是不会作为

clock进行分析。

set_clock_sense -logical_stop_propagation -clocks CLK U3/A

pulse clock：一些短的pulse，它的rising和falling edge都由一个clock的同一个edge来trigger。

pulse clock的定义可以由一个pulse generator cell/create_generated_clock/set_clock_sense

-edge {1 1 3}表示第一个上升沿和下降沿都是1时刻，3时刻是下一个上升沿。

在半导体设备中，process/temperature/voltage对器件性能影响很大，在PrimeTime中，通过命令

set_operating_conditions来设置operate condition。

PrimeTime提供的三种analysis mode；

1)single operating mode，

2)best-case/worst-case mode，对于setup check，使用maximum delay path，对于hold check，使用minimum delay path

3)On-Chip-Varient mode，允许同一个path在进行setup和hold check时，可以使用不同的PVT(operating mode)

对于setup mode，launch clock和data使用max delay，capture clock使用min delay。

对于hold mode，launch clock和data使用min delay，capture clock使用max delay。

在一个minimum-maximum的analysis中，这个minimum和maximum的值可以是：

1)Input and Output external delays

2)Port wire load model/Net wire load model

3)Delays annotated form Standard Delay Format(SDF)

4)Port Fanout number

5)Net capacitance/resistance

6)Clock latency and Clock transition time

7)Input port driving cell

在计算maximum时，PT使用longest path, worst-case operating conditions, longest transition times, maximum cell delays

Net delay value的值，可以直接通过两个sdf的文件来标识，也可以让PT基于不同的operating condition来计算。

set_operating_conditions -analysis_type on_chip_variation -min BEST -max WORST

report_timing -delay_type min

report_timing -delay_type max

clock sense和analysis mode

标签：

原文地址：http://www.cnblogs.com/-9-8/p/5730446.html