标签：
PLL ：Phase Locked Loop
中文：锁相环
【FPGA】006_2 【优化设计FPGA全局时钟管理模块】【什么是PLL？】
原文地址：http://www.cnblogs.com/WHaoL/p/5954333.html
