一些嵌入式和FPGA相关模块的开源

标签：问题   运行   arc   后台   word   内核   ril   拒绝   zynq   

工作一年，整理下手头做过的东西，分享出来，希望能帮到大家。

嵌入式方面，主要集中在Xilinx家的器件上，ZYNQ居多。Linux相关的就不贴了，网上的资料太多，xilinx-wiki上资料都是比较全的。bare-metal裸机版本在功耗上有一定优势，在较低时钟速率运行时，整板功耗控制在2W以内完全没有问题。

这里贴的都是网上没有现成的，我自己写的或者修改过的东西。

1.AXI总线Master Controller：Zynq的PL侧访问PS侧DDR3，协议为AXI3.0。

https://github.com/Shawn-ye/zynqRelated/blob/master/axi3_ddr_intf.v

2.AXI Controller for MIG：PL侧控制MIG的控制器，接口为AXI4.0。

3.Cypress CYUSB3014 Controller：Slave-fifo 32bit模式，对外是FIFO接口

6.线性代数矩阵库、信号处理库：基础乘加运算、A+逆矩阵、特征值分解（多种算法实 现）等，平台是TI的TMS320C6713,这个平台比较旧了（外扩存储器还停留在SDRAM），里面使用了TI提供的DSP基础库（DSPLIB和 MATHLIB），如果进行平台移植，需要替换。信号处理库里主要是非2幂次长度的DFT快速算法。参考的书籍主要是：Digital Signal Processing , Numerical Recipes in C两本，还有一本清华出版的书，想不起来名字了。这个东西如果移植到Zynq上去做，效率会提高不少，最耗时间的基础运算直接写成IP用FPGA算，代价 仅仅是两次显式内存拷贝的时间；同时仍然拥有C代码的开发便利性，毕竟从头到位用Verilog去写这玩意太痛苦了。

7.Zynq动态重构FPGA  ：Zynq在启动以后，ARM侧可以从TF卡里读取一个bitstream文件并加载到FPGA里面覆盖运行。这个在网上是没有资料的，原理藏在晦涩难懂 的UG585里面。有了这个东西，可以很容易的实现网络加载FPGA或者远程更新之类的。这里面附带了TF卡读写的操作。

https://github.com/Shawn-ye/zynqRelated/blob/master/pl_reconfigure.c

9.UDP Controller：PHY是88e1111，MII接口；对外是FIFO接口，写入发送的数据，会依次生成UDP头，IP头，MAC头，以太网 头，CRC这些；当然IP和MAC地址得自己设定好。RGMII接口的和这个差不多，自己改改就OK，不同的板子约束不一样的。

Python：

1.多线程商品排名爬虫，美国Amazon站，能够根据ASIN号爬取该商品在某个关键词下的排名。Amazon反爬虫的机制非常严，这里做了一定的优化。两个版本，分别用的mechanize和selenium。前者浏览器内核在库里，资源消耗小，缺点是不能处理页面的JavaScript内容，同一个IP爬久了肯定被ban掉，所以代码里加入了不定时切IP的功能。后者是原生的chrome控制器，可以最大限度的模拟人的行为，这个经过实验，基本不会ban掉。

2.微信公众号后台服务器：TOKEN验证、消息内容提取、自动回复、拒绝服务黑名单这些功能都是有的。高并发的肯定得换架构，这方面我完全是新手，还在学习中

//updated 20 oct 2015

最近比较忙，先整理了两个。

一些嵌入式和FPGA相关模块的开源

标签：问题   运行   arc   后台   word   内核   ril   拒绝   zynq   

原文地址：http://www.cnblogs.com/shawnye/p/5984137.html