码迷,mamicode.com
首页 > 其他好文 > 详细

PCB Layout高速电路设计小知识点

时间:2016-11-03 02:37:47      阅读:151      评论:0      收藏:0      [点我收藏+]

标签:能力   大致   匹配   设计   小知识点   nbsp   延时   default   综合   

1、单位:1mil = 0.0254mm

2、default线宽及线距(综合考虑高速电路性能及PCB板厂制程能力):6mil

3、差分走线特征阻抗:100ohm

4、3W原则,即线间距采用3倍线宽,多用于时钟线,差分线等系统关键高速走线

5、高速电路:数字电路频率在50MHz以上即称为高速电路

6、高速信号:约定线传播延时大于1/2的信号驱动端的上升时间的信号为高速信号,并会产生传输线效应

7、IBIS模型:信号完整性分析中普遍采用的仿真模型

8、33ohm端接电阻:阻抗匹配是为了使源和目的端的阻抗大致相等,从而减少信号在传输线上来回反射的损耗

 

PCB Layout高速电路设计小知识点

标签:能力   大致   匹配   设计   小知识点   nbsp   延时   default   综合   

原文地址:http://www.cnblogs.com/qingkai/p/6024970.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!