在差分对约束的情况下对差分对进行布线，实例下载地址：http://download.csdn.net/detail/wu20093346/7747837
（1）使用Allegro PCB SI GXL打开PCI5.brd。执行Display-Ratsnest，弹出Display-Ratsnest对话框。
（2）在Select By栏选择Net，在Net Filter输入LOOP*。
（3）单击LOOPIN_P和LOOPIN_N，显示飞线，单击OK，关闭对话框。
（4）执行Route-Connect，Options页设置如下：
（5）按F3，开始进行布线操作，最后效果如图：
（6）查看Allegro Constraints Manager的Static Phase，Tolerance为允许的差分对两个成员网络的长度差。
（7）查看Allegro Constraint Manager的Uncoupled Length：
（8）File-Save
信号完整性之差分对设计5（差分对布线）,布布扣,bubuko.com
原文地址：http://blog.csdn.net/wu20093346/article/details/38527005
