码迷,mamicode.com
首页 > 其他好文 > 详细

寻找ROS取数的瓶颈:思路整理

时间:2017-02-21 20:49:09      阅读:153      评论:0      收藏:0      [点我收藏+]

标签:关系   如何   问题:   没有   多个   模型   缺点   bsp   分析   

整个数据流要做的事情:先找到整个取数流程瓶颈所在,然后在造成瓶颈的部分进行优化。

有下面几个问题:

1.瓶颈分为硬件上的和软件上的。我要找的是软件上瓶颈。所以要先知道硬件的实际能力。

于是需要:对已知的机器做性能测试,知道能跑出多少带宽,用来与ROS的取数带宽做对照,如果没达到这个测试出来的带宽,就代表软件上哪里有瓶颈。

这一部分就是之前做的:不带组装时,在cmm03刀片上,iperf测试与ROS测试的对比。然而,对比的结果如何呢?这一部分有瓶颈吗?我是咋做的对照?

咋做的分析?我咋都忘了呢? 这一部分其实是最重要的吧。。。然而我做着做着就跑路了

 

2. 带组装。带组装以后的结果,应该就是要和没带组装时做对照吧?看看从ROS到SFI的逻辑和组装过程有没有瓶颈?

3. 带存盘。看存盘有没有瓶颈。  

 

4. 最后一共是160000通道一起取数。现在模拟的是单个节点的能力。单个节点和多个节点带宽是不是就完全是倍数关系?如果是,是不是意味着,只研究单节点的带宽瓶颈就够了?等研究出结果后,一起布置多个节点就行了。

 

5. ROS现有的读出模型是不是需要总结一下? 如果这个读出模型有瓶颈 ,还有哪些读出模型,适用于多个通道的数据读出?这些模型各有什么优缺点呢?

 

寻找ROS取数的瓶颈:思路整理

标签:关系   如何   问题:   没有   多个   模型   缺点   bsp   分析   

原文地址:http://www.cnblogs.com/zengtx/p/6426122.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!