码迷,mamicode.com
首页 > 其他好文 > 详细

verilog中的default应该赋什么样的值

时间:2017-04-17 09:15:14      阅读:486      评论:0      收藏:0      [点我收藏+]

标签:法律   ril   不能   状态   log   避免   ase   参考   xxx   

Q:在状态机的case语句中,最后要加上默认项default,可是我看到有的书上写的是一个确定的状态,有的则是不定态xxx,到底应该写那个啊?求助!

A1:取决于case条件是否完备啦
如果你的case条件已经完备,那default不写也无所谓呀,一定要写的话,随便赋值都可以
如果case条件不完备,default肯定不能写xxx,应该给一个确定的值。

A2:仿真时写XXX,便于发现错误!综合时写复位态,便于软件综合!

 

注:写case的时候 千万要写 default,即使你条件写满了 也要写default,避免产生latch
coding rule 是很死的东西,要遵守,就像遵守法律一样
可参考 huawei coding rule

verilog中的default应该赋什么样的值

标签:法律   ril   不能   状态   log   避免   ase   参考   xxx   

原文地址:http://www.cnblogs.com/chengqi521/p/6721276.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!