标签：rom center 分析 科技 干货 组合 bsp 视图 blank
看到标题中的“打字机”三个字，你是不是脑补了下面这幅图像。这是二战电影中常出现的道具，现在恐怕都见不到了。
●电影道具“打字机”
我要实现的当然不是这个样子，只是功能上与之相似。先让你们看看实现的效果，直接上图。
●这是串口发的字符串
●显示屏显示的字符
之所以要写这个“打字机”工程，那是因为我在学习FPGA的道路上，它是我重要的一关。我一开始学FPGA，是从数字电路开始入门的，然后就是学习使用QuartusII，编写Verilog代码。我写的第一个工程是数字时钟（6个数码管两个一组实现时钟、分钟、秒钟的计时），通过它我学会了基本的逻辑（时序逻辑、组合逻辑，以及我们用的最频繁的译码器和选择器）。接下来就是这个“打字机”了，其实一开始这是学长给我布置的一个任务（现在想想学长也是用心良苦），通过它我基本上领会了如何驱动外设以及用各个外设组合成我们需要的工程（也就是模块化设计）。我相信，对于很多还在朝FPGA入门的同学来说，通过这个工程，你们的能力能获得显著提升。
好了，话就不多说了，接下来就来看看这个工程是怎么实现的。我们先来看看RTL视图：
●RTL视图
从该图中可以看到，这里一共有5个模块：PLL模块、UARTRX接收模块、DISMEM显存模块、GETZIMO字模译码模块、VGA显示模块。PLL模块产生VGA（800*600@60Hz）所需的40M时钟，UARTRX模块接收上位机发来的数据，显存模块保存需要显示的字符，字模模块将显存的字符译码成VGA模块需要的数据。PLL、UARTRX、VGA这三个模块就不讲了，这是学习FPGA必然要遇到的模块（网上有很多代码），接下来就给大家重点分析一下显存模块和字模译码模块。
显存模块，顾名思义就是仿造显卡的显存，将显示的内容保存起来，当显示模块需要的时候再取出来。当我们按顺序将UART接收到的字符放入RAM中时，有一个问题，如果写满了RAM怎么办？当然，可以这么做，从头开始写，一直循环。那么读操作也按顺序读就会有问题了，这时如果写满了，之前显示的内容就突然没了。可是我们希望当写满时所有行都能往上卷一行，这样就和我们平时打字的效果一样了。解决这个问题的办法是改变读地址和写地址的映射关系。通常，读写地址是这么映射的：
为了解决该问题，映射关系改成这样：
每当写满一页，读地址就往上卷动一行（也就是减去一行）。具体的代码就是：
1 //从串口来一个数据就加1，直到计满清零 2 always @ (posedge CLK_50M or negedge RST_N) 3 begin 4 if(!RST_N) 5 RAM_WP <= 12‘h0; 6 else 7 RAM_WP <= RAM_WP_N; 8 end 9 10 always @ (*) 11 begin 12 if(RAM_WP == 12‘d3699 && DATAFLAG) 13 RAM_WP_N = 12‘h0; 14 else if(DATAFLAG) 15 RAM_WP_N = RAM_WP + 12‘h1; 16 else 17 RAM_WP_N = RAM_WP; 18 end 19 20 //RAM_WP对100取模得RAM_WP100，可以作为写指针的列 21 always @ (posedge CLK_50M or negedge RST_N) 22 begin 23 if(!RST_N) 24 RAM_WP100 <= 12‘h0; 25 else 26 RAM_WP100 <= RAM_WP100_N; 27 end 28 always @ (*) 29 begin 30 if(RAM_WP100 == 12‘d99 && DATAFLAG) 31 RAM_WP100_N = 12‘h0; 32 else if(DATAFLAG) 33 RAM_WP100_N = RAM_WP100 + 12‘h1; 34 else 35 RAM_WP100_N = RAM_WP100; 36 end 37 38 //以下实现卷行 39 40 //判断页尾，判断成功则一直保持 41 always @ (posedge CLK_50M or negedge RST_N) 42 begin 43 if(!RST_N) 44 sroll_flag <= 1‘b0; 45 else 46 sroll_flag <= sroll_flag_n; 47 end 48 always @ (*) 49 begin 50 if(RAM_WP == 12‘d3699 && DATAFLAG) 51 sroll_flag_n = 1‘b1; 52 else 53 sroll_flag_n = sroll_flag; 54 end
字模译码模块就是将从显存RAM中的字符译码得到VGA需要显示的数据，这是因为字符是不能直接给VGA显示的，所以有这个译码的过程。译码过程需要根据显示的位置得到VGA显示的像素，也就是根据字符从ROM中（里面存有字模信息）取得字符的字模，其过程见代码：
1 //得到需要输出的字模数据的哪行,打一拍 2 always @ (posedge CLK_50M or negedge RST_N) 3 begin 4 if(!RST_N) 5 linechar <= 4‘h0; 6 else 7 linechar <= position_VS[3:0]; 8 end 9 //得到该行数据 10 GETLINE getlineA 11 ( 12 .CLK_50M (CLK_50M ), 13 .CHAR (CHAR ), 14 .linechar (linechar ), 15 .dataline (dataline ) 16 ); 17 18 //得到需要输出字模数据的某列 19 always @ (posedge CLK_50M or negedge RST_N) 20 begin 21 if(!RST_N) 22 bitcnt <= 3‘h0; 23 else 24 bitcnt <= bitcnt_n; 25 end 26 27 always @ (posedge CLK_50M or negedge RST_N) 28 begin 29 if(!RST_N) 30 bitcnt_n <= 3‘h0; 31 else 32 bitcnt_n <= position_HS[2:0]; 33 end 34 35 //得到字模数据某行某列上的值，并将这一位值译成8位数据(8‘hff或8‘h0) 36 DECODEPIXEL decodeA 37 ( 38 .datain (dataline ), 39 .bitcnt (bitcnt ), 40 .dataout (databit ) 41 ); 42 43 assign DATAOUT = databit;
这个“打字机”的工作流程可以通过下图来理解，数据由上位机发过来，UART模块接收，当接收到一个完整字符时，将这个字符写入到RAM。RAM中的数据读出后经过ROM译码，最后通过VGA送给显示器显示。
●字符信息流
“打字机”的具体实现就是上面将的这些，有兴趣的朋友可以在此基础上改进，改进的内容可以是增加控制字符的操作，也可以是将显示的字符保存到SDRAM中这样就可以容纳更多的字符了。另外，需要源码的朋友可以在这个地址下载： https://pan.baidu.com/s/1jIqnI1C。
让大家看一下我的实物，最近入手了一块锆石科技出品的A4开发板。在这块开发板上搭载了一颗Altera公司的EP4CE10F17C8，功能强大并且外设齐全，非常适合初学者。
需要说明一下，这篇文章是仅仅我发的第一篇博文，而且只是一个小工程，也是让大家在学习FPGA的过程中有一个很好的练手的机会。在后面，我还会定期推出更多的自己在FPGA学习道路上的经验心得，而且绝对是干货（比如USB2.0、USB3.0、DDR2、SDcard、摄像头等等）哦！小伙伴们可以持续关注我，更多惊喜等着你。
标签：rom center 分析 科技 干货 组合 bsp 视图 blank
原文地址：http://www.cnblogs.com/bigbearfpga/p/7053870.html
