现代CPU使用了很多技术来降低对内存存取数据的延时，因为CPU执行的速度实在是太快了，在从内存存取数据的约120ns中，可以执行数百条指令。
其中多级的缓存架构就是为了减少这种延时，来提高CPU的利用率。
在SMP系统使消息传递协议来保证缓存的一致性。但是CPU运行实在是太快了，人类总是很贪婪，想尽各种办法榨取CPU的性能，因此在缓存体系统，还存在的其它一些不怎么被人熟悉的Buffer。
这其中有Write back buffer, Line fill buffer, 而本文要介绍的是Write combining Buffer, 至于另外两个Buffer，来日方长，待我想明白怎么表白了再来写。
CPU缓存是高效的非链式Hash Map, 每一块通常是64个字节，常称为缓存行。缓存行是与内存操作的基本单元。内存中某一地址的内容，通过Hash 映射到缓存中的某一个缓存行。
当CPU需要操作内存中的一块数据，而这块数据又不在缓存中，而缓存中相应位置存储的其它内存块的内容则需要被释放。长江后浪推前浪，老数据还是要为新数据让道。
当CPU执行一个Store操作时，它将会把数据写到离CPU最近的L1的数据缓存，如果这个时候发生Write miss, 则CPU将会去L2缓存。这个时候，Write Combining Buffer就来了，为了减少Write Miss带来的性能开销，Intel和其它很多型号的CPU都引入了Write Combining 技术。Write Combining Buffer不是编程时内存里的Buffer，而是CPU里面真实的存储单元，是硬件。
当发生L1 Write Miss时，WC 可以把多个对同一缓存行Store操作的数据放在WC中，在程序对相应缓存行（或者理解为这些数据）读之前先合并，等到需要读取时再一次性写入来减少写的次数和总线的压力。此时，CPU可以在把数据放入WC后继续执行指令，减少了很多时钟周期的浪费。不同的CPU, WC的数量可能是不一样的。Intel的CPU中，其实只有4个WC可以真正被我们同时使用。
这几个Buffer 非常有意思的是要求后续的写操作都要对同一缓存行进行写操作，这样后续的写操作才可以被放到一起提交到L2 缓存。WC中的每个字节有64位来表示其状态，以供后续需要写到缓存时知道哪些字节是需要传送到L2的。
